

Masterarbeit

Optimierung eines induktiven Geschwindigkeitsmessverfahrens

von

Jakob Neufeld

Matrikelnummer: 10004191

jakob.neufeld@stud.hs-ruhrwest.de

Systemtechnik (Master of Science)

Hochschule Ruhr West

Betreuer:

Mario Radschun, M.Sc.

Prüfer:

Prof. Dr. Andreas Hennig

Prof. Dr. Jörg Himmel

Abgabedatum: 11.08.2023

Erklärung

Hiermit erkläre ich, dass ich diese Masterarbeit selbstständig verfasst habe. Ich habe keine anderen als die angegebenen Quellen und Hilfsmittel verwendet.

Düsseldorf, den 11.08.2023



Jakob Neufeld

Kurzfassung

Für eine Automatisierung des Walzvorgangs von rundem Walzgut muss die Geschwindigkeit bekannt sein. Wegen der gekrümmten Oberfläche von rundem Walzgut können nicht die gleichen Verfahren wie bei flachem Walzgut verwendet werden, ohne negativen Einfluss auf die Toleranz und Sicherheit zu nehmen. Unter Berücksichtigung der Umgebung des Walzwerks wurden zwei Kantendetektoren entwickelt, die einen Puls erzeugen, dessen Dauer der Zeit entspricht, die der Anfang oder das Ende des Walzguts vom ersten bis zum zweiten Kantendetektor benötigt. Durch den bekannten Abstand zwischen der Sensoren kann auf diese Weise über die Zeit die Geschwindigkeit berechnet werden. In dieser Arbeit wurde eine Auswerteelektronik entwickelt, die diese Zeitintervalle mit einer Auflösung von 5 ns und einer maximalen Abweichung unter 0,002 % messen kann. Sie verwendet einen Synchrongleichrichter, wodurch verrauschte Signale gemessen werden können und einen 32-Bit Timer, der mit einer 200 MHz Taktquelle betrieben wird. Um die Kantendetektoren anzuregen wurde ein DDS implementiert, der 10 V Sinussignale bis zu 20 MHz generieren kann. Alle digitalen Schaltungen wurden in einem FPGA implementiert.

Inhaltsverzeichnis

1	Motivation	1
1.1	Problemstellung	1
1.2	Zielsetzung	2
1.3	Anforderungen	2
2	Theoretische Grundlagen	4
2.1	Parallelschwingkreis	4
2.2	Direct Digital Synthesis	5
2.3	Synchrone Gleichrichter	9
3	Stand der Technik	12
3.1	Kantendetektoren	12
3.2	Pulsgenerator	15
3.3	Kommunikation und Messung der Zeitdifferenz	17
3.4	Grenzen des Aufbaus	19
4	Lösungsansatz	20
4.1	Analyse der Kantendetektoren	20
4.2	Analyse des Pulsgenerators	23
4.3	Analyse des Timers	26
5	Implementierung und Simulation	27
5.1	Direct Digital Synthesizer	27
5.2	Verstärker	29
5.3	Pulsgenerator	32
5.4	Kantendetektor	36
5.5	Timer	41
6	Ergebnisse und Auswertung	42
6.1	Direct Digital Synthesizer	42
6.2	Verstärker und Kantendetektoren	43
6.3	Synchrone Gleichrichter	44
6.4	Hochpass-Komparator	46
6.5	Timer	47
7	Ausblick	50
7.1	Zusammenfassung	50
7.2	Fazit	51

Tabellenverzeichnis	52
Abbildungsverzeichnis	54
Literatur	57
Anhang	58

1 Motivation

Die Effizienzsteigerung von Warmwalzanlagen für Halbzeuge mit runder Oberfläche wie Stabstahl oder Draht erfordert eine Automatisierung des Fertigungsprozesses. Dafür muss unter anderem der Volumenstrom des Walzgutes, der sich nicht direkt messen lässt, geregelt werden. Stattdessen muss er aus anderen Größen berechnet werden, worunter die Geschwindigkeit fällt. Durch die erschwerten Bedingungen wird ein Sensor und eine Auswertelektronik benötigt, die für die Umgebung des Walzwerks geeignet sind [1].

1.1 Problemstellung

Die Erfassung der Geschwindigkeit, die für die Automatisierung erforderlich ist, ist durch die Umgebung des Walzwerks und der gekrümmten Oberfläche von runden Halbzeugen erschwert. Die Messdaten müssen in Echtzeit erfasst und an die Regelungselektronik gesendet werden, die für die Drehzahlregelung verantwortlich ist. Für flache Halbzeuge wie Blech oder Flachstahl werden Laser surface velocimeter (LSV) verwendet. Grundsätzlich arbeiten diese nach dem Differenz-Doppler-Verfahren, wobei sie zwei Laserstrahlen emittieren, die jeweils mit einem festen Winkel zur optischen Achse einfallen. An einem Punkt schneiden sich die Laserstrahlen und es entsteht ein Interferenzmuster. Solange sich Material durch diesen Punkt bewegt, wird das Licht zurückgesteuert und durch einen Photosensor erfasst. Durch den Dopplereffekt verschiebt sich die Frequenz der Laserstrahlen und die Intensität des Interferenzmusters ändert sich. Der Sensor nimmt die Intensitätsänderungen wahr und wandelt sie in ein Wechselstromsignal um, dessen Frequenz proportional zur Geschwindigkeit dieser Änderungen ist. Dieses Verfahren ist sehr stark abhängig von dem Abstand des LSVs zur Oberfläche des Walzgutes. Dieser muss während des Messens konstant sein, da sonst große Abweichungen auftreten können. Wegen der gekrümmten Oberfläche und teilweise kleinen Durchmessern ist ein genaues Einhalten des Abstandes ohne eine Führung nicht möglich. Die Führung kann zu einem Steckenbleiben und Aufstauen des Walzgutes führen, was zu einem Produktionsstillstand führt, der hohe Kosten verursacht und eine große Gefahr für die Umgebung darstellt. Daher werden alternative Verfahren benötigt [2].

Die schwierige Umgebung des Walzwerks stellt hohe Anforderungen an die Sensoren. Die Produktionsgeschwindigkeit kann bis zu 120 m/s erreichen und die Temperatur der Werkstücke liegt bei etwa 1000 °C. Frequenzumrichter sind Quellen für elektromagnetische Störquellen und der geringe Platz zwischen den Walzen erschwert das Anbringen großer Messvorrichtungen. Außerdem müssen die Messdaten in Echtzeit ausgegeben werden. Dadurch gibt es keine große Auswahl an Messverfahren, die unter diesen Bedingungen funktionieren und die Anforderungen erfüllen.

In den vorherigen Arbeiten „Auswertung eines induktiven Kantendetektors zur Geschwindigkeitsmessung“ und „Untersuchung einer optimierten und erweiterten Implementierung zur Auswertung eines induktiven Kantendetektors“ wurde ein Aufbau ausgearbeitet, der als Referenzmesssystem gedacht ist. Dieser besteht aus zwei Kantendetektoren, die einen festen Abstand haben und auf die Präsenz vom Walzgut reagieren. Mit einem Timer wird die Zeit gemessen, die das Walzgut vom Mittelpunkt des ersten Kantendetektors bis zum Mittelpunkt des zweiten benötigt. Da der Abstand bekannt ist, lässt sich die Geschwindigkeit aus der Zeit berechnen. Mit diesem Aufbau ist es möglich die Geschwindigkeit nur für den Anfang des Walzgutes zu messen. Dennoch entstehen Richtwerte, die dabei helfen können die Genauigkeit von komplizierteren Messverfahren beurteilen zu können. Der Aufbau wurde bis jetzt nur unter Laborbedingungen getestet und ist noch nicht vollständig. Daher ist er für den Einsatz im Walzwerk noch nicht geeignet [3][4].

1.2 Zielsetzung

Das Ziel dieser Arbeit ist es aus der bestehenden Auswertelektronik eine bessere zu entwerfen und zu testen. Sie soll neue Anforderungen erfüllen, die für den Betrieb im Walzwerk notwendig sind. Zusätzlich soll die Abhängigkeit zwischen Impedanzen der Kantendetektoren und der Brückenspannung analysiert werden. Damit soll ein optimaler Betrieb der Kantendetektoren ermöglicht werden, da sie ein nicht lineares Verhalten haben und die Brückenspannung von vielen Parametern abhängt.

1.3 Anforderungen

In der vorherigen Arbeit wurden bereits wichtige Anforderungen vom Aufbau erfüllt:

- Der Aufbau ist in der Lage Geschwindigkeiten von 15 bis 120 m/s messen können. Das ist die minimale und maximale Geschwindigkeit des Walzgutes, die es während des Walzvorgangs erreicht.
- Die Messergebnisse haben eine relative Abweichung unter 0,01 % und eine Auflösung von mindestens 5 ns. Da der Aufbau als Referenzsystem verwendet werden soll, ist eine hohe Genauigkeit und Auflösung wichtig, um ein zuverlässiges Ergebnis zum Vergleich zu haben.
- Jede Sekunde werden die aktuellen Messergebnisse an einen Computer über Ethernet übertragen. Das äquidistante Übertragen von Messdaten ermöglicht einen Datenstrom, der die aktuellen Informationen überträgt.

Um den Betrieb im Walzwerk zu ermöglichen, wurden neue Anforderungen an die Auswerteelektronik gestellt:


- Störsignale, die durch die Kantendetektoren aufgenommen werden, sollen unterdrückt oder gefiltert werden. Durch die Frequenzrichter, die zur Steuerung der Walzen verwendet werden, entstehen Störungen. Diese erschweren den Umwandlungsvorgang in ein digitales Signal.
- Es soll eine passende Frequenz gefunden werden, mit der die Kantendetektoren angeregt werden. Die Spulen in den Kantendetektoren verhalten sich wie Parallelschwingkreise, wodurch ihre Charakteristiken von der Frequenz abhängig sind.
- Die Schaltung sollte einen eigenen Signalgenerator haben, der auf einer Platine realisiert werden kann, da der Platz für externe Geräte begrenzt ist. Außerdem muss er in der Lage sein ein Sinus-signal mit einer Frequenz von 1 bis 20 MHz ausgeben zu können. Frequenzen außerhalb dieses Bereiches sind nicht für den Betrieb der Spulen geeignet und daher nicht notwendig.
- Der Aufbau soll die Geschwindigkeit des Stabanfangs und Endes messen können. Der aktuelle Aufbau kann nur die Geschwindigkeit des Stabanfangs messen. Wenn der Aufbau auch das Ende messen kann, ist es möglich zweimal die Geschwindigkeit pro Stab zu messen.
- Der Umwandlungsvorgang des Gleichrichters soll effizienter werden. Die Frequenzen, die das Messsignal verwendet, sind für den Gleichrichter zu hoch, sodass kaum eine Gleichrichtung stattfindet und die Ausgangsspannung wesentlich kleiner als die Amplitude des Eingangssignals ist.
- Der Messeffekt soll verstärkt werden. Dadurch können kleinere Durchmesser besser von der Auswerteelektronik erfasst werden. Es ermöglicht auch eine flexiblere Wahl der Messfrequenz.

2 Theoretische Grundlagen

In diesem Kapitel werden einige theoretische Grundlagen bezüglich des Parallelschwingkreises, der direct digital synthesis und dem Synchrongleichrichter behandelt. Sie sind erforderlich für das Verständnis in den folgenden Kapiteln.

2.1 Parallelschwingkreis

Eine Spule kann wie ein Parallelschwingkreis in Abbildung 2.1 modelliert werden. Die Windungskapazität bildet den Kondensator und wird als ideal gesehen. Durch den Drahtwiderstand gibt es neben der Induktivität einen Reihenwiderstand. Zur einfacheren Betrachtung kann die Mischschaltung in eine Parallelschaltung wie in Abbildung 2.1 umgewandelt werden.



(a) Parallelschwingkreis als Mischschaltung

(b) Parallelschwingkreis als Parallelschaltung

Abbildung 2.1: Schaltbild eines Parallelschwingkreises

Durch das Aufteilen entsteht ein ohmscher Zweig, ein kapazitiver Zweig mit $+90^\circ$ Phasenlage und ein induktiver Zweig mit -90° Phasenlage zwischen Strom und Spannung. Für niedrige Frequenzen bestimmt der induktive Blindwiderstand das Verhalten der Schaltung, während bei hohen Frequenzen der kapazitive Blindwiderstand das Verhalten bestimmt. Wegen der entgegengesetzten Phasenlage heben sie ihre Wirkung gegenseitig auf, sodass im Resonanzfall beide Blindwiderstände gleich groß sind und der Schwingkreis die Eigenschaften eines ohmschen Widerstandes hat. Die Phasenlage ändert sich nicht sofort von -90° auf $+90^\circ$ beim Überschreiten der Grenzfrequenz. Stattdessen beginnt der Übergang viel früher, da der entgegengesetzte Teil immer größer wird. In Abbildung 2.2 ist die Impedanzkurve eines Parallelschwingkreises mit Phasenlage zu sehen. Bei Frequenzen, bei denen die Phasenlage bei $\pm 45^\circ$ liegt, beträgt die Impedanz -3 dB. Die Differenz der beiden Frequenzen wird als Bandbreite Δf bezeichnet. Sie hängt vom Parallelwiderstand der Schaltung ab und nimmt zu, wenn dieser kleiner wird. Im Idealfall gibt es keinen Widerstand, sodass nur bei der Resonanzfrequenz eine Impedanz vorhanden wäre [5][6].




Abbildung 2.2: Impedanzkurve eines Parallelschwingkreises mit Phasenlage

2.2 Direct Digital Synthesis

Bei einer direct digital synthesis (DDS) handelt es sich um ein digitales Verfahren, das verwendet wird, um analoge Signale mit unterschiedlichen Wellenformen zu generieren. Die üblichen sind Sinus, Rechteck- und Sägezahn-schwingungen. Es basiert auf einem Modulo- n Zähler, der von 0 bis n zählt. Sobald n erreicht worden ist, fängt er wieder von vorne an. Auf diese Weise entsteht eine periodische Sägezahn-schwingung, die die Phase des Ausgangssignals von 0 bis 2π darstellt. Daher wird der Modulo- n Zähler Phasenakkumulator genannt. Der Phasenakkumulator besteht aus einem Speicher (Phasenregister) und einem Addierer. Anstelle hoch zu zählen, wird nach jedem Taktzyklus das Phasenregister um das Abstimmungswort M inkrementiert. Durch einen Wandler wird die Phase in eine Amplitude konvertiert, die anschließend von einem Digital-Analog-Wandler (DAC) ausgegeben wird. In Abbildung 2.3 ist der Aufbau eines direct digital synthesizers schematisch dargestellt [7][8][9][10].




Abbildung 2.3: Aufbau eines Direct Digital Synthesizers

Für jede Wellenform wird ein bestimmter Phase-zu-Amplitude Wandler benötigt. Eine Sägezahn-schwingung benötigt keinen, da der DAC die Werte des Phasenakkumulators verwenden kann. Für Rechteckschwingungen, wird ein Komparator verwendet. Dieser vergleicht den höchst wertigsten Bit des Phasenakkumulators mit einer Referenzspannung. Für einen Sinus wird entweder eine look-up table (LUT), in der für jede Phase eine Amplitude zugewiesen ist, oder ein Design, welches den CORDIC-Algorithmus verwendet. Der CORDIC-Algorithmus ist eine iterative Methode, die es unter anderem

ermöglicht, trigonometrische Funktionen zu berechnen. Diese Methode lässt sich effizient in Hardware umsetzen, da sie nur aus Additionen und Schiebeoperationen besteht. Ein CORDIC-Algorithmus ist jedoch wesentlich schwerer umzusetzen, weswegen eine LUT bevorzugt wird. Diese kann aber nicht beliebig groß sein, da sonst ein viel zu großer Speicher notwendig ist. Abbildung 2.4 verdeutlicht den Umwandlungsprozess, wie aus einer Sägezahnsschwingung ein Sinus entsteht. Der DAC gibt nur jeden Tankzyklus eine Spannung aus, sodass der resultierende Sinus in Stufen ausgegeben wird [11][12].




Abbildung 2.4: Umwandlungsprozess der Sägezahnsschwingung in einen Sinus

Das Abstimmungswort hat Einfluss darauf, wie schnell das Phasenregister zum Überlauf gebracht wird, da Periodendauer der Sägezahnsschwingung der Periode des Ausgangssignals entspricht. Formel 2.1 beschreibt den Zusammenhang zwischen Größe des Phasenakkumulators n , Abstimmungswort M , der Taktfrequenz f_{clk} und der Ausgangsfrequenz f_A . Das Abstimmungswort kann nicht beliebig groß gewählt werden, da bei $M > 2^n/2$ das Nyquist Theorem nicht erfüllt wird. Die Größe des Phasenakkumulators und die Taktfrequenz bestimmen die Auflösung der Frequenz des Ausgangssignals.

$$f_A = \frac{M \cdot f_{clk}}{2^n} \quad (2.1)$$

Die Auflösung, mit der die Phase inkrementiert werden kann, hängt von der Größe des Phasenakkumulators ab. Daher ist ein großer Phasenakkumulator wünschenswert. Damit die LUT keinen so großen Speicher benötigt, wird ein Teil der Phase abgeschnitten. Zum Beispiel können anstelle von allen Bits eines 32 Bit großen Phasenakkumulators nur die 10 höchst wertigsten an die LUT übertragen. Der Phasenakkumulator behält seine Auflösung, während die LUT 10 Bits groß ist. Dieser Vorgang wird phase truncation genannt. Durch das Abscheiden der niedrigeren 22 Bits entsteht jedoch ein sogenannter Phasenfehler. Die LUT bekommt nur Änderungen in den oberen 10 Bits mit. Die niederen 22 Bits sorgen für einen Rest, der für eine Abweichung zwischen Phase und abgeschnittener Phase sorgt.




Abbildung 2.5: Phasenfehler der bei einem 4 Bit Phasenregister und 2 Bit LUT auftritt

In Abbildung 2.5 ist ein Phasenkreis dargestellt, der den Phasenfehler veranschaulicht. Zum einfacheren Verständnis wird ein 4 Bit Phasenakkumulator verwendet, dessen Phase auf 2 Bit abgeschnitten wird. Jeden Taktzyklus wird die Phase um eins inkrementiert. Nach einem Taktzyklus wird die Phase aktualisiert, jedoch nicht die 2 höchstwertigsten Bits. Diese aktualisieren sich erst nach vier Taktzyklen. So gibt die LUT für die ersten drei Taktzyklen den Startwert aus. Der Phasenfehler wird nach jedem Taktzyklus kleiner, bis Phase und abgeschnittene Phase restlos übereinstimmen. Danach dauert es wieder vier Taktzyklen, bis Phase und abgeschnittene Phase restlos übereinstimmen. Der Phasenfehler ist periodisch und hat keine Auswirkung auf die Frequenz, sondern nur auf die Amplitude. Die periodischen Schwankungen führen im Ausgangssignal zu ungewollten Frequenzanteilen, die phase truncation spurs genannt werden. Um die phase truncation spurs zu verringern, ist eine möglichst kleine phase truncation notwendig. Durch phase dithering können die sie auf einen großen Bereich verteilt werden. So verringert sich die Amplitude der phase truncation spurs auf Kosten von Rauschen. Bei phase dithering werden zufällige Bits auf die LSB der abgeschnittenen Phase addiert. Mehr Bits verringern die phase truncation spurs, erhöhen jedoch auch das Rauschen [13][14].

Neben den phase truncation spurs treten auch Oberwellen durch die Quantisierung auf, welche in Abbildung 2.6 veranschaulicht sind. Neben der gewünschten Frequenz f_A , entstehen auch Anteile bei den Frequenzen $f_{clk} - f_A$, $f_{clk} + f_A$, $2f_{clk} - f_A$, $2f_{clk} + f_A$ und $3f_{clk} - f_A$. Dieses Muster setzt sich immer weiter fort, wobei die Amplitude einzelner Anteile mit einer $\text{sinc}(x)$ Funktion abnimmt.




Abbildung 2.6: Spektrum des Ausgangssignals

Um die Oberwellen zu unterdrücken, ist ein Tiefpassfilter notwendig. Idealerweise sollte er nur die Nyquistbandbreite durchlassen und alle anderen Frequenzen blocken. Ein solcher Filter lässt sich jedoch nicht umsetzen, weswegen die Grenzfrequenz innerhalb der Nyquistbandbreite liegen muss, damit die Oberwellen möglichst gut unterdrückt werden. Frequenzanteile, die durch Aliasing auftreten, können nicht vollständig entfernt werden, da sie teilweise unter der maximalen Ausgangsfrequenz liegen [15][16].

2.3 Synchrongleichrichter

Der Synchrongleichrichter wandelt Wechselspannung in Gleichspannung durch eine Multiplikation um. Er besteht nur aus einem Multiplikator und einem Tiefpassfilter. Sie zeichnen sich durch ihre hohe Effizienz bei hohen Frequenzen und dem Filtern von Rauschen aus. Die Eingangsspannung U_e wird mit einer Referenzspannung U_{ref} multipliziert, welches die gleiche Frequenz hat und in Phase ist. Die daraus resultierende Ausgangsspannung U_a kann durch folgende Gleichung beschrieben werden:

$$U_a = U_e \cdot U_{ref} \quad (2.2)$$

Als Referenzspannung kann eine Rechteckspannung verwendet werden, welche im Rhythmus der Eingangsspannung zwischen +1 und -1 wechselt. Durch die Fourier-Reihenentwicklung kann das Rechtecksignal wie folgt beschrieben werden:

$$U_{ref} = \frac{4}{\pi} \sum_{n=0}^{\infty} \frac{1}{2n+1} \sin(2n+1)\omega_{ref}t \quad (2.3)$$

Die sinusförmige Eingangsspannung hat die Frequenz $f_e = m \cdot f_{ref}$ und eine Phasenverschiebung φ_m zur Referenzspannung. Eingesetzt in Formel (2.2) erhält man folgenden Zusammenhang:

$$U_a(t) = \hat{U}_e \sin(m\omega_{ref}t + \varphi_m) \cdot \frac{4}{\pi} \sum_{n=0}^{\infty} \frac{1}{2n+1} \sin(2n+1)\omega_{ref}t \quad (2.4)$$

Diese Gleichung beschreibt das Ausgangssignal des Synchrongleichrichters. Durch den folgenden Tiefpassfilter wird der Mittelwert gebildet. Mit der Hilfsformel (2.5) und der Orthogonalitätsrelation (2.6) erhält man die Formel (2.7), welche die Beziehung zwischen Mittelwert der Ausgangsspannung \bar{U}_a , Phasenverschiebung φ_m und Amplitude \hat{U}_e der Eingangsspannung beschreibt.

$$\frac{1}{T} \int_0^T \sin(m\omega_{ref}t + \varphi_m) dt = 0 \quad (2.5)$$

$$\frac{1}{T} \int_0^T \sin(m\omega_{ref}t + \varphi_m) \sin(l\omega_{ref}t) dt = \begin{cases} 0 & \text{für } m \neq l \\ \frac{1}{2} \cos\varphi_m & \text{für } m = l \end{cases} \quad (2.6)$$

$$\bar{U}_a = \begin{cases} \frac{2}{\pi m} \hat{U}_e \cos\varphi_m & \text{für } m = 2n+1 \\ 0 & \text{für } m \neq 2n+1 \end{cases} \quad (2.7)$$

Aus der Gleichung geht hervor, dass nur Anteile zur gemittelten Ausgangsspannung beitragen, dessen Frequenz gleich oder einem ungeraden vielfachen der Frequenz der Referenzspannung entspricht. Diese Eigenschaft ermöglicht es dem Synchrongleichrichter aus stark verrauschten Signalen, nur die Amplituden zu extrahieren, dessen Frequenz der Referenzspannung entspricht. Aus Formel (2.7) geht auch hervor, dass die Phasenverschiebung für ein optimales Ergebnis bei 0° oder 180° liegen muss, wobei bei 180° die gemittelte Ausgangsspannung negativ ist. Liegt die Phasenverschiebung dazwischen, sinkt die gemittelte Ausgangsspannung. Bei 90° liegt die gemittelte Ausgangsspannung bei null.

Gleichung (2.7) gilt jedoch nur, wenn die Zeitkonstante des Tiefpassfilters unendlich groß ist. Dies ist jedoch nicht realisierbar, da die Grenzfrequenz sonst gleich null sein müsste. Durch die Rechteckspannung entstehen Oberwellen, sodass der Synchrongleichrichter nicht mehr diskrete Frequenzen, sondern einzelne Frequenzbänder aus seiner Eingangsspannung filtert. Die Bandbreite der Frequenzbänder liegt bei $2 \cdot f_g$, wobei f_g die Grenzfrequenz des Tiefpassfilters ist. In Abbildung 2.7 ist diese Filtercharakteristik veranschaulicht.




Abbildung 2.7: Filtercharakteristik eines Synchrongleichrichters

Um die Oberschwingungen zu entfernen, ist es möglich als Referenzsignal ein Sinussignal zu verwenden. Dadurch hat der Synchrongleichrichter folgende Filtercharakteristik:

$$\bar{U}_a = \begin{cases} \frac{1}{2} \hat{U}_e \cos \varphi_m & \text{für } f_e = f_{ref} \\ 0 & \text{für } f_e \neq f_{ref} \end{cases} \quad (2.8)$$

Diese Formel gilt nur, wenn beide Eingangsspannungen gleich groß sind. Andernfalls werden die Amplitudenwerte der Eingangsspannungen multipliziert. Durch das Sinussignal verschwinden alle Frequenzen, die nicht der Referenzfrequenz entsprechen. Dafür sinkt die Ausgangsspannung auf die Hälfte der Eingangsspannung.

Der Multiplizierer ist entweder ein Mischer oder eine Schaltung mit einem Schalter, der im Rhythmus des Eingangssignals zwischen positiver und negativer Verstärkung schaltet. Die Referenzspannung kann durch einen externen Signalgenerator erzeugt werden. Es kann auch aus dem Eingangssignal abgegriffen werden und mit einem Rechteck-Former, der zum Beispiel aus einem Komparator oder Operationsverstärker besteht, in ein Rechtecksignal umgewandelt werden. Das Signal muss vor dem Sensor abgegriffen werden, da er auch Rauschen hinzufügt und es nicht mehr gefiltert werden kann. Abbildung 2.8 zeigt einen möglichen Aufbau des Synchrongleichrichters, indem das Referenzsignal aus dem Eingangssignal abgegriffen und dann in ein Rechteck umgewandelt wird. Nach dem Synchrongleichrichter wandelt ein Tiefpassfilter die Ausgangsspannung in den arithmetischen Mittelwert um.




Abbildung 2.8: Allgemeiner Aufbau eines Synchrongleichrichters mit Tiefpassfilter

Durch das Verwenden eines zweiten Synchrongleichrichters, ist es möglich, das Signal unabhängig von der Phasenverschiebung umzuwandeln. Es werden zwei um 90° gegeneinander verschobenen Referenzspannungen mit einem Signalgenerator erzeugt. Wegen der Phasenverschiebung, erhält man nach den Tiefpassfiltern zwei Ausgangsspannungen:

$$\bar{U}_{a1} = \frac{1}{2} \hat{U}_e \cos \varphi \quad (2.9)$$

$$\bar{U}_{a2} = \frac{1}{2} \hat{U}_e \sin \varphi \quad (2.10)$$

Bildet man den Betrag der beiden Ausgangsspannungen, erhält man eine von der Phase unabhängige Ausgangsspannung wie in Gleichung 2.11 [17][18].

$$\bar{U}_a = \sqrt{\bar{U}_{a1}^2 + \bar{U}_{a2}^2} = \frac{1}{2} \hat{U}_e \sqrt{\sin^2 \varphi + \cos^2 \varphi} = \frac{1}{2} \hat{U}_e \quad (2.11)$$

3 Stand der Technik

In diesem Kapitel wird der bisherige Aufbau und Messverfahren vorgestellt. Dies umfasst das Funktionsprinzip der Kantendetektoren, die zum Aufnehmen des Messsignals verwendet werden, dem Puls-generator, der das analoge Messsignal in ein digitales umwandelt und den digitalen Teil der Schaltung, der für das Ausmessen und Senden der Messdaten an den Computer verantwortlich ist. Anschließend werden die bekannten Grenzen des Aufbaus vorgestellt.

3.1 Kantendetektoren

Die Kantendetektoren sind Sensoren, die aus Spulen bestehen und mit einer Impedanzänderung auf das Walzgut reagieren. In dem Laborumfeld werden anstelle von Walzgut, Stäbe aus Messing zum Testen verwendet. Diese haben ähnliche magnetische und elektrische Eigenschaften wie heißer Stahl, der gewalzt werden soll. Die Geschwindigkeit wird indirekt bestimmt, indem die Zeit gemessen wird, die der Stabanfang vom Mittelpunkt des ersten Kantendetektors bis zum Mittelpunkt des zweiten benötigt. Da der Abstand zwischen den Mittelpunkten bekannt ist, kann aus der Zeit die Geschwindigkeit berechnet werden. Ein Kantendetektor besteht aus zwei ineinander gewickelten Zylinderspulen. Diese bestehen aus einem isolierten Kabel mit 2,5 mm Durchmesser und haben nur eine Windung. Sie befinden sich auf einer Achse, wie in Abbildung 3.1 veranschaulicht.




Abbildung 3.1: Anordnung der Kantendetektoren

Angeregt werden die Spulen mit einem Signalgenerator aus dem Labor, der ein 5 V 10 MHz Sinus-signal ausgibt. Dadurch erzeugen sie ein sich änderndes Magnetfeld, welches im Stab eine Spannung induzieren, wie das Faraday'sche Induktionsgesetz in Formel 3.1 beschreibt. Dies besagt, dass die induzierte Spannung U_{ind} sich aus der Anzahl der Windungen N und der Änderungsrate des magnetischen Flusses $d\phi/dt$ zusammensetzt. Das negative Vorzeichen ist das Lenz'sche Gesetz, welches beschreibt, dass die induzierte Spannung entgegengesetzt der Änderungsrate des magnetischen Flusses ist. Durch die induzierte Spannung entsteht ein Wirbelstrom im Stab, der ein Magnetfeld entgegengesetzt des ursprünglichen Magnetfeldes erzeugt.

$$U_{ind} = -N \frac{d\phi}{dt}. \tag{3.1}$$

Durch das entgegengesetzte magnetische Feld sinkt der magnetische Fluss des ursprünglichen Magnetfeldes. Dadurch sinkt die Induktivität der Spulen, da es einen Zusammenhang zwischen Induktivität, Strom und magnetischen Fluss gibt, wie in Formel 3.2 beschreiben [19].

$$L = \frac{\phi}{I}. \tag{3.2}$$

Da die Spulen keine idealen Bauteile sind, haben sie einen Drahtwiderstand und eine Windungskapazität. Wegen des parasitären Einflusses entsteht ein Parallelschwingkreis, dessen Impedanz von der Frequenz abhängig ist. Daher führt eine Änderung der Induktivität zu einer Änderung der Impedanz. Die dafür charakteristische Impedanzkurve ist in Abbildung 3.2 zu sehen. Unterhalb der Resonanzfrequenz f_0 verhält sich der Schwingkreis induktiv und oberhalb kapazitiv. Verringert sich die Induktivität, verschiebt sich die Resonanzfrequenz mit der Kurve nach links.




Abbildung 3.2: Veranschaulichung einer Impedanzkurve einer Spule

Die Spulen sind wie in Abbildung 3.3 in einer Messbrücke verschaltet. Wegen des Parallelschwingkreises werden sie wie Impedanzen betrachtet. Z_1 und Z_4 entsprechen dem ersten Spulenpaar L_1 und L_4 , während Z_2 und Z_3 dem zweiten Spulenpaar L_2 und L_3 entsprechen. Wenn alle Impedanzen gleich sind, ist die Messbrücke ausgeglichen. In der Praxis unterscheiden sich die Impedanzen, da die Spulen nicht baugleich sind. Daher ist die Brücke nie vollständig ausgeglichen und hat einen Offset. Die Spulenpaare sind diagonal verschaltet, sodass eine Differenzspannung U_D entsteht, wenn der Stab sich in einem der beiden Kantendetektoren befindet. Das Prinzip lässt sich mit der Wahrheitstabelle eines XOR-Gatters beschreiben.




Abbildung 3.3: Wheatstonesche Messbrücke mit den Spulen der Kantendetektoren

Zur Vereinfachung wird angenommen, dass die Impedanzänderung beginnt, sobald der Stabfang in den Kantendetektor eintritt oder der Stabende austritt. Sobald der Stab vollständig eingetreten oder ausgetreten ist, hört die Impedanzänderung auf. Die maximale Differenzspannung entsteht, wenn der Stab sich vollständig in einem der beiden Kantendetektoren befindet und wird als Spannungshub bezeichnet. Die Zeit, die benötigt wird, um den Spannungshub zu erreichen, wird als Anstiegszeit bezeichnet und ist proportional zur Geschwindigkeit des Stabs. Zur Veranschaulichung wurde der Verlauf der Differenzspannung in Abbildung 3.4 eingezeichnet. Zur Zeit t_{E1} tritt der Stab in das Magnetfeld ein. Dadurch wird die Impedanz der Spulen Z_1 und Z_4 größer und die Differenzspannung U_D nimmt zu. Um die Darstellung zu vereinfachen, wird der Anstieg als linear angenommen. Nach der Anstiegszeit befindet sich der Stab vollständig im ersten Kantendetektor und die Differenzspannung wird gehalten bis bei t_{E2} der Stab in den zweiten Kantendetektor eintritt. Dadurch wird die Impedanz der Spulen Z_2 und Z_3 ebenfalls größer, sodass die Differenzspannung wieder abnimmt, bis der Stab vollständig in beiden Kantendetektoren ist. Zum Zeitpunkt t_{A1} beginnt der Stab aus dem ersten Kantendetektor auszutreten, sodass die Impedanz von Z_1 und Z_4 kleiner wird und die Differenzspannung nimmt wieder ab. Zum Zeitpunkt t_{A2} beginnt der Stabende aus dem zweiten Kantendetektor auszutreten, wodurch die Impedanzen von Z_2 und Z_3 abnehmen und die Differenzspannung wieder zunimmt. Durch den Pulsgenerator entstehen Zeitintervalle T_1 und T_2 , welche nach der Hälfte der Anstiegszeit beginnen und dann nach der Hälfte aufhören.




Abbildung 3.4: Reaktion der Differenzspannung U_D auf einen Stab

Der Spannungshub ist vom Stab, Kantendetektoren und der Messspannung abhängig. Eine große Leitfähigkeit und ein großer Durchmesser des Stabs führen zu einem größeren Spannungshub. Auch die Lage des Stabs hat Einfluss auf den Spannungshub. Dieser ist am geringsten, wenn der Stab mittig im Sensor verläuft und nimmt zu, je näher der Stab an den inneren Rand der Spulen kommt. Die Differenzspannung nimmt wegen der Messbrücke proportional zur Messspannung zu. Wegen des Parallelschwingkreises sind die Impedanzen und Impedanzänderung abhängig von der Frequenz der Messspannung.

3.2 Pulsgenerator

Der Pulsgenerator wandelt das Messsignal in ein digitales Signal um, damit es mit einem digitalen Verfahren ausgewertet werden kann. Dabei wird das Wechselstromsignal der Messbrücke erst in ein Gleichstromsignal und anschließend in einen Puls mit digitalen Pegeln umgewandelt. Er besteht aus einem Vollweggleichrichter und einem Hochpassfilter mit anschließendem Schmitt-Trigger.

Spannungsänderungen im Messsignal, die durch den Stab ausgelöst werden, können sehr gering sein. Deshalb wird ein aktiver Vollbrückengleichrichter verwendet, da er die Diodenspannung kompensiert. Er ist in Abbildung 3.5 veranschaulicht. Der Gleichrichter wird mit einem Impedanzwandler von der Messbrücke entkoppelt. Nach dem Umwandeln bildet ein anschließender Sallen-Key Tiefpassfilter dritter Ordnung mit 10 kHz Grenzfrequenz den Mittelwert der gleichgerichteten Spannung.




Abbildung 3.5: Aufbau des aktiven Vollweggleichrichters

Der Gleichrichter wird anschließend von dem Hochpass-Schmitt-Trigger in Abbildung 3.6 gefolgt. Das umgewandelte Gleichstromsignal wird um den Faktor 6 verstärkt, um sämtliche Spannungsänderung zu verstärken. Dabei wird auch der Offset der Messbrücke verstärkt, sodass der Verstärkungsfaktor nicht größer gewählt worden ist. Der anschließende Hochpass Filter lässt nur Spannungsänderungen durch, wodurch pro Stabanfang oder Ende zwei entgegengesetzt Spannungsspitzen entstehen. Der Hochpass Filter entfernt auch jeden Offset, der durch die Messbrücke oder Operationsverstärker entsteht. Seine Grenzfrequenz beträgt etwa 400 Hz. Anstelle eines Widerstands wird ein Spannungsteiler verwendet, an den 5 V angeschlossen sind. Dadurch wird die Ausgangsspannung des Hochpassfilters um einen Offset von 2,5 V angehoben. Dieser ist notwendig, da der Komparator, der für den Schmitt-Trigger verwendet worden ist, keine duale Spannungsversorgung hat und keine negativen Spannungen erfassen kann. Der Schmitt-Trigger wird durch einen Impedanzwandler vom Hochpass Filter entkoppelt. Durch die Widerstände R_7 und R_8 bekommt der Komparator eine Hysterese, sodass er sich wie ein Schmitt-Trigger verhält. Der Spannungsteiler, der aus den Widerständen R_5 und R_6 besteht, stellt die Referenzspannung ein, die bei 2,5 V liegt.




Abbildung 3.6: Aufbau des Hochpass Schmitt-Triggers

Der Hochpassfilter und zwei Schwellwerte ermöglichen das Umwandeln in ein Zeitintervall, das immer ab der Hälfte der Anstiegszeit anfängt und nach der Hälfte aufhört. Durch zwei Spannungsspitzen mit entgegengesetzter Polarität kann ein Schmitt-Trigger verwendet werden. Durch die Symmetrie der Schwellwerte und Spannungsspitzen, wird jeder Schwellwert nach der gleichen Zeit erreicht. Dieser Zusammenhang wird in Abbildung 3.7 verdeutlicht. Die grünen Linien repräsentieren die Schwellwerte des Schmitt-Triggers. Bei großen Anstiegszeiten haben die Spannungsspitzen einen exponentiellen Anstieg. Daher müssen die Schwellwerte, die Spannungsspitzen möglichst früh erfassen.




Abbildung 3.7: Umwandlung des Ausgangssignals des Hochpassfilters in ein digitales Signal

3.3 Kommunikation und Messung der Zeitdifferenz

Der digitale Teil übernimmt die Messung des umgewandelten Messsignals und die Kommunikation mit dem Computer. Er besteht aus einem 32-Bit Timer, der zum Messen verwendet wird und einer SPI-Schnittstelle, mit der ein Ethernet Controller angesteuert wird. Die gesamte digitale Elektronik wurde in einem Cyclone V FPGA implementiert. In Abbildung 3.8 ist der gesamte Aufbau der digitalen Elektronik im FPGA zu sehen.




Abbildung 3.8: Übersicht der digitalen Elektronik

Der Timer besteht aus einer Tor-Schaltung und einem Zähler. Die Tor-Schaltung verwendet ein UND-Gatter, welches ein Taktsignal nur während eines HIGH Pegels des Messsignals durchlässt. Ein anschließender Zähler, der 32-Bit speichern kann, zählt die steigenden Flanken der Tor-Schaltung. Als Taktquelle wird eine interne PLL verwendet, die ein Taktsignal mit einer Frequenz bis 700 MHz zu generieren kann. Die höchstmögliche Frequenz, mit der eine Messung ausgeführt werden konnte, lag bei 500 MHz. Dabei beträgt die Auflösung 2 ns. In Abbildung 3.9 der Aufbau des Timers zu sehen und verdeutlicht die Funktionsweise der Tor-Schaltung. Bisher wurden 5 Timer mit unterschiedlichen Frequenzen gleichzeitig verwendet, um die Ergebnisse vergleichen zu können.




Abbildung 3.9: Aufbau der Tor-Schaltung

Die Messdaten werden an einen Computer über Ethernet übertragen, da eine Ethernet Schnittstelle mit 100Base-TX Standard oder höher wesentlich schwerer zu realisieren ist als eine SPI-Schnittstelle. Daher wurde der W5500 Ethernet Controller verwendet, der mit einer SPI-Schnittstelle gesteuert wird. In Intervallen von einer Sekunde, werden Messdaten an den Ethernet Controller gesendet, der diese sofort an den Computer sendet. Die Messdaten enthalten derzeit einen Status Byte, in dem ein Heartbeat-Bit enthalten ist. Darauf folgen vier Bytes, in denen die aktuelle Anzahl Messungen enthalten ist. Abschließend kommen die Messergebnisse in 4 Byte Segmenten, wobei jedes Messergebnis ein Segment einnimmt. In Abbildung 3.10 ist der Aufbau des Datenpaketes dargestellt.




Abbildung 3.10: Aufbau des Datenpaketes welches an den Computer gesendet wird

3.4 Grenzen des Aufbaus

Der Signalgenerator aus dem Labor kann nur eine Ausgangsspannung von maximal 5 V ausgeben. Der kleine Durchmesser der Kabel sorgt für einen instabilen Aufbau. Dieser erschwert eine baugleiche Anfertigung der Spulen und sorgt für unterschiedliche Induktivitäten. Nicht nur führen die unterschiedlichen Induktivitäten zu einem Offset im Ausgangssignal, sondern auch zu unterschiedlichen Spannungshüben. Wegen des unterschiedlichen Spannungshubs sind die Flanken unterschiedlich. Außerdem lassen sich die Spulen leicht verformen, sodass die Induktivität verstellt werden kann.

Der Aufbau des Gleichrichters ist für den Frequenzbereich, in dem der Sensor betrieben werden soll, nicht geeignet. Bei dem Übergang der Vorwärtsspannung der Dioden, kommt es zu Verzerrungen, die dafür sorgen, dass die Effizienz geringer wird. Die Verzerrungen werden mit steigender Frequenz immer stärker, bis keine Gleichrichtung mehr stattfindet. Daher wird der Frequenzbereich, in dem die Spulen betrieben werden, können stark eingeschränkt, da eine große Impedanzänderung Voraussetzung zum Betrieb der Auswerteelektronik wird.

Der Hochpass Schmitt-Trigger hat Widerstände, die 1 % Toleranz besitzen. Dies ist problematisch für einen Aufbau, wo die Symmetrie der Spannungsspitzen und der Schalthysteresen entscheidend für die Genauigkeit ist. Zusätzlich lässt sich nur der Eintritt des Stabanfangs messen, da die Reihenfolge der Spannungsspitzen nicht beliebig sein kann. Der Schmitt-Trigger erwartet immer erst eine positive Spannungsspitze, bevor er eine negative empfangen kann.

Der Timer ist in der Lage, mit 500 MHz zu messen. Es gibt jedoch Probleme beim Synchronisieren der Taktfrequenz des Timers und der SPI Taktfrequenz. So kommt es vor, dass der Messwert fehlerhaft an das Register übertragen wird und somit ein falscher Messwert an den Ethernet Controller gesendet wird.

4 Lösungsansatz

In diesem Kapitel werden Ansätze vorgestellt, mit der die Problemstellung unter Berücksichtigung der Anforderungen gelöst werden soll. Dabei wird der Kantendetektor, Pulsgenerator und der Timer untersucht und anschließend ein Entwurf vorgestellt, der in Kapitel 5 umgesetzt werden soll. Die Analyse des Kantendetektors befasst sich mit der Wahl einer passenden Frequenz und weiteren Maßnahmen, die getroffen werden können, um einen möglichst gleichmäßigen und großen Spannungshub zu erzeugen. Außerdem wird dabei ein Ansatz für einen neuen Signalgenerator vorgestellt. Die darauf folgende Analyse des Pulsgenerators besteht aus der Suche nach einer geeigneten Lösung für die Mängel des Vollweggleichrichters und Hochpass-Schmitt-Triggers. Abschließend wird der Timer dem neuen Entwurf des Pulsgenerators angepasst.

4.1 Analyse der Kantendetektoren

Für eine möglichst genaue Umwandlung des Zeitintervalls, muss der Stab bei beiden Kantendetektoren einen Spannungshub erzeugen, der möglichst gleich und möglichst groß ist. Ist der Spannungshub unterschiedlich groß, kommt es zu unterschiedlichen Anstiegszeiten, sodass der Pulsgenerator den Anfang und das Ende zu unterschiedlichen Zeiten erfasst. Wegen einer fehlenden Führung kommt es zu einer unkontrollierten Lage des Stabs, die variieren kann. Dadurch entstehen unterschiedliche Spannungshübe, die sich nicht verhindern lassen.




Abbildung 4.1: Wheatstonesche Messbrücke

$$U_A = U_E \left(\frac{R_4}{R_4 + R_2} - \frac{R_3}{R_3 + R_1} \right) \quad (4.1)$$

Betrachtet man die Messbrücke in Abbildung und die zugehörige Gleichung 4.1, hängt die Differenzspannung vom Verhältnis der Brückenarme A und B ab. Ist das Verhältnis beider Arme gleich, gibt es keine Offsetspannung. Aus dem Stand der Technik ist bekannt, dass es immer einen Offset gibt, da die Impedanzen nie gleich sind und somit die Arme unterschiedliche Verhältnisse haben. Befindet sich der Stab im ersten Kantendetektor, ändert sich Z_1 und Z_4 . Dadurch wird das Verhältnis noch

unterschiedlicher, da die Differenzspannung U_D zunimmt. Befindet sich der Stab in beiden Kantendetektoren, liegt die Differenzspannung ungefähr wieder beim Offset. Das bedeutet, dass die Verhältnisse der Zweige vor und nach dem Stab gleich sein müssen und deshalb alle Impedanzen sich um den gleichen Faktor ändern müssen. Würden sich zum Beispiel durch den Stab alle Impedanzen verdoppeln, bleibt das Verhältnis gleich, da sie sich der Faktor herauskürzt, wie in Gleichung 4.2 zu sehen ist [20].

$$U_A = U_E \left(\frac{2R_4}{2R_4 + 2R_2} - \frac{2R_3}{2R_3 + 2R_1} \right) \quad (4.2)$$

Da sich die Spulen wie ein Parallelschwingkreis verhalten, haben sie einen nicht linearen Zusammenhang zwischen Frequenz, mit der sie angeregt werden und ihrer Impedanz. Mit einem vector network analyzer (VNA) kann der Zusammenhang in Form einer Impedanzkurve aufgenommen werden. Durch einen Vergleich zwischen den einzelnen Kurven, können Frequenzen ausgewählt werden, bei denen das Verhältnis der Zweige vor und nach dem Stab identisch ist. Es ist auch möglich, die Verhältnisse der Diagonalmimpedanzen zu bilden. Sind sie vor und nach dem Stab identisch, hat sich ebenfalls das Verhältnis der Zweige nicht geändert. Daher ist es nicht entscheidend, ob die Messbrücke ausgeglichen ist oder die Impedanzkurven unterschiedliche Verläufe haben, solange die Verhältnisse vor und nach dem Stab identisch sind.

Um die passende Frequenz für die Spulen einstellen zu können, wird ein Signalgenerator benötigt, dessen Frequenz variabel ist. Der vorgegebene Bereich liegt bei 1 bis 20 MHz. Ein spannungsgesteuerter Oszillator wird möglicherweise eine nicht ausreichende Auflösung und Stabilität haben. Es ist möglich eine phase locked-loop (PLL) zu verwenden, um den spannungsgesteuerten Oszillator mit einer Rückkopplung zu stabilisieren. Einfacher und zuverlässiger ist es, einen fertigen PLL IC zu verwenden. Es gab jedoch keinen passenden IC, der verfügbar war. Ein alternatives Verfahren ist die direct digital synthesis (DDS). Zwar gab es dafür auch keinen passenden IC, jedoch ist dieses Verfahren viel einfacher zu implementieren. Anstelle eines Phasendetektors, der die Ausgangsfrequenz des spannungsgesteuerten Oszillator mit der Referenzfrequenz vergleicht, erzeugt der DDS eine Sägezahnschwingung, die dann anschließend in Amplitudenwerte umgewandelt wird. Dies geschieht digital und lässt sich somit im FPGA implementieren. Um die Amplitudenwerte in ein Sinussignal umzuwandeln, wird ein DAC und ein Tiefpassfilter benötigt. Dadurch unterliegt das Verfahren dem Nyquist-Shannon-Abtasttheorem, so dass die maximal mögliche Frequenz bei der Hälfte der Taktfrequenz liegt, mit der der DAC angesteuert wird. In diesem Fall müsste die Taktfrequenz aus praktischen Gründen bei 200 MHz liegen. Die PLL dagegen ist in der Lage, aus einer Referenztaktfrequenz eine wesentlich größere Ausgangsfrequenz zu generieren. Sie besteht jedoch aus nur analogen Teilen und ist schwerer zu realisieren als der DDS. Außerdem hat der DDS eine größere Frequenzauflösung und ein kleineres Phasenrauschen. Daher wird der DDS als Signalgenerator umgesetzt.

Der Spannungshub lässt auch durch ein Anheben der Versorgungsspannung der Messbrücke erhöhen, denn die Brückenspannung nimmt proportional zur Versorgungsspannung zu. Daher wird ein geeigneter Verstärker benötigt, der die Spannung des Messsignals auf mindestens 10 V erhöht. Das ist die doppelte Ausgangsspannung des Signalgenerators aus dem Labor. Abhängig von der Ausgangsspannung des DAC muss eine passende Verstärkung gewählt, die sehr groß werden kann. Daher werden viele Anforderungen an den Verstärker gestellt, die nicht von einem einzelnen Operationsverstärker erfüllt werden können. Wegen des großen Verstärkungsfaktors muss er eine hohe Bandbreite und geringes Rauschen haben. Außerdem braucht er eine hohe Versorgungsspannung und eine ausreichende slewrate. Die slewrate wird mit der folgenden Formel berechnet, wobei \hat{U} die Spitzenspannung und f die Frequenz des Signals ist:

$$SR_m = 2\pi\hat{U} \cdot f \quad (4.3)$$

Für 10 V müsste sie bei mindestens 1260 V/ μ s liegen, damit keine Verzerrung des Signals auftritt. Außerdem darf der Ausgangsstrom nicht zu gering sein, da die Spannung über die Spulen nicht aufrecht gehalten werden kann [21]. Wegen der Anforderungen wird ein Verstärker aus mehreren Operationsverstärkern entworfen. Das Ziel ist es eine Spannung von 10 V zu erreichen, da die Auswahl an Operationsverstärker mit ausreichend Bandbreite, slewrate und Versorgungsspannung sehr begrenzt ist. Operationsverstärker mit 15 V Versorgungsspannung sind noch schwerer zu finden, sodass Transistorverstärker notwendig sind. Diese sind aber wesentlich schwerer zu realisieren und nicht so flexibel. Da der Verstärker nur ein Teil der Aufgabe ist und 10 V bereits den Spannungshub verdoppeln würden, wurde sich gegen den Entwurf eines Transistorverstärkers entschieden.

Der Verstärker wird aus drei Stufen bestehen. Die erste Stufe muss die größte Verstärkung und das kleinste Rauschen haben. Dadurch muss die zweite Stufe mit einem geringen Verstärkungsfaktor die Messspannung auf 10 V verstärken. Dafür muss sie vor allem ausreichend slewrate haben. Die dritte Stufe wird als Impedanzwandler betrieben und muss einen ausreichenden Ausgangsstrom ausgeben können. Der Ausgangsstrom kann durch das Parallelschalten mehrerer Impedanzwandler addiert werden.

4.2 Analyse des Pulsgenerators

Zuerst wird der Gleichrichter separat vom Hochpassfilter betrachtet. Aus den vorherigen Arbeiten ist bekannt, dass der Umwandlungsvorgang mit steigender Frequenz ineffizienter wird und die Dioden dafür verantwortlich sind. Um dies genauer zu untersuchen, wurde eine Simulation mit einem 1 V Sinussignal mit 1 MHz, 5 MHz, 10 MHz, 15 MHz und 20 MHz als Messsignal durchgeführt. Dieses Signal soll die Differenzspannung der Brücke simulieren. Um den Einfluss der Dioden genauer zu untersuchen, wurden ideale Operationsverstärker verwendet. In Abbildung 4.2 ist das Ergebnis der Simulation zu sehen, welches nach dem Tiefpassfilter aufgenommen worden ist.




Abbildung 4.2: Simulation des Gleichrichters mit 1N4148 Dioden

In Abbildung 4.2 sieht man, dass mit steigender Frequenz der Mittelwert der Ausgangsspannung abnimmt. Während bei 1 MHz die Spannung etwas unter 570 mV liegt, sinkt sie bei 10 MHz auf unter 50 mV. Untersucht man das Signal vor dem Tiefpassfilter, wird deutlich, dass beim Übergang der Vorwärtsspannung von einer Diode zu anderen Verzerrungen entstehen, die mit zunehmender Frequenz immer stärker werden. In Abbildung 4.3 ist ohne den Tiefpassfilter gemessen worden. Das Eingangssignal hat die Frequenz von 1 und 15 MHz. Während bei 1 MHz es nur zu leichten Verzerrungen kommt, findet bei 15 MHz kaum eine Umwandlung statt.




Abbildung 4.3: Simulation des Gleichrichters (1N4148) ohne Tiefpassfilter

Um diese Probleme zu reduzieren, werden Dioden benötigt, deren Durchlassspannung, Umschaltzeit, Leckströme und Diodenkapazität möglichst klein sind. Die Diode 1N4148 hat bereits gute Parameter. Eine Lösung wäre eine Schottky-Diode, da sie in der Regel noch kleinere Umschaltzeiten und Durchlassspannungen haben, jedoch haben sie auch größere Leckströme. Mit der Schottky-Diode BAS40-06HY wurde untersucht, ob sich das Ergebnis verbessert [22]. In Abbildung 4.4 sieht man, dass der Effekt ab einer höheren Frequenz eintritt, als mit der 1N4148 Diode.




Abbildung 4.4: Simulation des Gleichrichters mit BAS40-06HY Schottky-Dioden

Eine mögliche Alternative ist ein Synchrongleichrichter, der ein Steuersignal verwendet, um das Vorzeichen zu ändern. Mit einem Mischer wird das Messsignal mit dem Steuersignal multipliziert, sodass ein neues Sinussignal mit halber Amplitude und doppelter Frequenz entsteht, vorausgesetzt beide Signale haben die gleiche Frequenz. Entscheidend ist die Phasendifferenz beider Signale. Liegt diese bei 0° , befindet sich das neue Signal komplett im positiven Bereich. Steigt die Phasendifferenz, entsteht ein negativer Offset, der das Signal immer weiter in den negativen Bereich schiebt, sodass bei 180°

das Signal sich komplett im negativen Bereich befindet. Daher muss für die größte Effizienz die Phasendifferenz bei 0° oder 180° liegen. Um diesen Entwurf zu testen, wurden in einer Simulation zwei Sinussignale multipliziert und mit dem Ergebnis des Vollweggleichrichters verglichen.




Abbildung 4.5: Ausgangssignal des Synchrongleichrichters ohne Tiefpassfilter

Die Simulation in Abbildung 4.5 zeigt, dass der Synchrongleichrichter wesentlich bessere Ergebnisse erzielt, als der Vollweggleichrichter mit der Schottky-Diode. Zusätzlich verfügt er über Filtereigenschaften, die in der Umgebung des Walzwerks erwünscht sind. Deswegen wird für den zukünftigen Aufbau ein Synchrongleichrichter entworfen.

Der Hochpassfilter ist weiterhin notwendig, um den Offset der Brückenspannung zu entfernen und um Spannungsspitzen zu bilden, auf die die Komparatoren reagieren können. Die Grenzfrequenz kann nur schwer angepasst werden. Ist sie zu klein, ist die settling time zu groß, sodass die Messung fehlerhaft werden kann. Die settling time gibt an, wie lange der Hochpassfilter benötigt, um nach einer Spannungsspitze auf den ursprünglichen Wert zu kommen. Eine Spannungsspitze, die vor dem Ablauf der settling Time auftritt, fängt von einem anderen Wert an und sorgt für Asymmetrie. Ist die Grenzfrequenz zu groß, wird die Amplitude bei großen Anstiegszeiten gedämpft. Man kann sich an der längsten Anstiegszeit orientieren. Der Stab bräuchte bei seiner Mindestgeschwindigkeit 1,2 ms, um die Länge des Kantendetektors zu passieren. Diese liegt bei etwa 20 mm. 1,2 ms entsprechen einer Grenzfrequenz von etwa 800 Hz. Jedoch liegt bei der Frequenz eine Dämpfung von 3 dB vor, sodass die Grenzfrequenz halbiert wird, um die Amplitude weniger zu dämpfen. Zufälligerweise entspricht sie der vorher ausgewählten Grenzfrequenz, die experimentell ermittelt, worden ist, um Stäbe erfassen zu können, die langsamer als die Mindestgeschwindigkeit im Walzwerk sind.

Durch den Schmitt-Trigger, lässt sich nur der Eintritt des Stabs umwandeln, da er immer eine positive Spannungsspitze als erstes erwartet. Dieses Problem kann durch einen zweiten Komparator gelöst werden. Auf diese Weise reagiert ein Komparator nur auf negative und einer nur auf positive Spannungsspitzen. Es entstehen zwei Ausgänge, die vom FPGA gelesen werden sollen. Anstelle eines Pulses dessen Dauer gemessen wird, wird die Dauer zwischen zwei steigenden Flanken gemessen.

4.3 Analyse des Timers

Durch den neuen Ansatz des Pulsgenerators, wird nicht mehr ein Puls erwartet, sondern zwei kürzere Pulse, dessen Abstand jetzt gemessen werden soll. Dafür bekommt jedes Signal jeweils ein 1 Bit Register (Flag), dass seinen Zustand bei jeder steigenden Flanke ändert. Anschließend werden die Ausgänge an ein XOR-Gatter angeschlossen, sodass nur noch ein HIGH Pegel ausgegeben wird, wenn die Flags sich unterscheiden. Dieses Konzept wird in Abbildung 4.6 veranschaulicht.




Abbildung 4.6: Neues Konzept für den Timer

5 Implementierung und Simulation

Mit der Umsetzung der in Kapitel 4 vorgestellten Ansätze befasst sich dieses Kapitel. Dabei werden die Schaltpläne des direct digital synthesizers, Verstärkers und Pulsgenerators vorgestellt und anschließend durch Simulationen kontrolliert. Die Kantendetektoren wurden aufgebaut, da ohne Kenntnis über die Impedanzkurven keine Tests und Simulationen möglich sind. Anschließend wird der neue digitale Teil vorgestellt.

5.1 Direct Digital Synthesizer

Wie geplant, wurde der digitale Teil des DDS im FPGA implementiert. Er besteht aus einem 32-Bit Phasenakkumulator, einer 10-Bit LUT und einem 8-Bit linear feedback shift register (LSFR). Mit dem LSFR wird eine pseudozufällige Bitsequenz generiert, die zum phase dithering verwendet werden. Es besteht aus einem 8-Bit Schieberegister, bei dem die vier LSBs an die Eingänge eines XOR-Gatters angeschlossen werden. Sein Ausgang wird an den MSB des Registers angeschlossen und schiebt neue Bits rein. Die Größe des Registers bestimmt die Länge der Sequenz, nach der sie sich wiederholt. In diesem Fall wiederholt sie sich nach 255 Taktzyklen. Mit der Größe ändert sich die Position und Anzahl der Bits, die an das XOR-Gatter angeschlossen werden. In Abbildung 5.1 ist der Aufbau des LSFR zu sehen [23] [24].




Abbildung 5.1: Aufbau eines 8-Bit LSFR

Als DAC wurde sich für den 10-Bit AD9740 entschieden, der mit 200 MHz betrieben wird und eine parallele Verbindung zur Datenübertragung hat. Damit liegt die gewünschte Frequenz unter der Nyquistfrequenz und besteht aus mindestens 10 Amplitudenwerten. Der DAC hat einen differentiellen Ausgang, der durch einen Transformator in eine einzige Signalleitung umgewandelt wird. An ihn wird ein LC Tiefpassfilter angeschlossen, der hauptsächlich die Oberwellen und einen Teil der Harmonien unterdrückt. Der fertige Entwurf des Schaltplans ist in Abbildung 5.2 zu sehen.




Abbildung 5.2: Aufbau des Direct Digital Synthesizers

Der Tiefpassfilter ist ein Chebyshev-Filter 7ter Ordnung mit 0.10 dB Passband Ripple und einer Grenzfrequenz von 50 MHz. Er besitzt eine sehr steile Dämpfungskurve, die notwendig ist und die Oberwellen zu unterdrücken. Die Parameter wurden mithilfe des Filter Design Tools berechnet [25]. Die Kondensatoren wurden aufgeteilt, um ihre eigene Resonanzfrequenz zu erhöhen und ihre induktive Verbindung zur Masse zu reduzieren. In Abbildung 5.3 ist der Frequenzgang des Tiefpassfilters zu sehen, der in LTSpice aufgenommen worden ist.




Abbildung 5.3: Frequenzgang des Tiefpassfilters

Bevor eine Schaltung auf einer Platine implementiert werden kann, wird der Tiefpassfilter simuliert. Dafür wird ein Sinussignal mit einem Sample-Hold Block quantisiert, um das Ausgangssignal des DDS zu simulieren. Dieses Signal ist ideal und enthält nur Oberwellen. Damit soll überprüft werden, ob der Tiefpassfilter die Oberwellen mit ihren großen Amplituden ausreichend dämpft. Die Harmonien, die durch den Aliasing entstehen, liegen zum Teil im Durchlassbereich des Tiefpassfilters, sodass sie unvermeidbar sind. Diese haben nicht so große Amplituden wie die Oberwellen, weswegen diese als unkritisch gesehen werden. Phase truncation spurs haben das gleiche Problem wie die Harmonien, jedoch werden sie durch phase dithering auf einen größeren Bereich verteilt. In Abbildung 5.4 ist das simulierte Ausgangssignal des DDS und Tiefpassfilters abgebildet.




Abbildung 5.4: Simuliertes Ausgangssignal des DAC und Tiefpassfilters

In Abbildung 5.5 wurde eine FFT der zwei Ausgangssignale durchgeführt. Die Oberwellen haben die erwarteten Amplituden, die mit einer sinc-Kurve abnehmen. Die Dämpfung des Tiefpassfilters ist ausreichend, um sie zu entfernen, sodass der Aufbau des DDS in der Praxis umgesetzt werden kann.




Abbildung 5.5: Spektrum des Ausgangssignals vor und nach dem Tiefpassfilter

5.2 Verstärker

Die erwartete Ausgangsspannung des DDS liegt bei etwa 200 mV, sodass ein Verstärkungsfaktor von 50 notwendig ist. Damit die Last am Tiefpassfilter des DDS konstant ist, muss eine Impedanzanpassung vorgenommen werden. Da der Synchrongleichrichter eine Referenzspannung erfordert, muss das Signal geteilt werden. Wegen der Impedanzanpassung ist ein power-divider erforderlich. Der Synchrongleichrichter kann nur maximal 1 V empfangen, sodass die Referenzspannung auf 1 V erhöht werden muss. Dafür wird nur ein Operationsverstärker, der um Faktor 5 verstärken kann, benötigt.

In Abbildung 5.6 ist der Schaltplan für den Verstärker zu sehen. Er ist in den Zweig für die Messspannung und den Zweig für die Referenzspannung unterteilt. Der Zweig für die Messspannung besteht aus drei Stufen, wobei jede Stufe eine bestimmte Aufgabe übernimmt. Die erste Stufe besteht aus dem ADA4895, der geringes Rauschen und eine sehr hohe Bandbreite hat. Seine Versorgungsspannung liegt bei ± 5 V. Er verstärkt die Messspannung um den Faktor 20, wodurch die zweite Stufe den Faktor 2,5 haben muss. Bei einem Faktor von 25 wäre der ADA4895 an der Grenze der Ausgangsspannung, sodass Toleranzen in den Widerständen oder eine etwas größer als erwartete Eingangsspannung zu Verzerrungen im Ausgangssignal führen werden. Der Kondensator C_1 ist im Datenblatt für mehr Stabilität empfohlen. Die zweite Stufe besteht aus dem THS3001 und hat eine Versorgungsspannung von ± 15 V. Da er kein Rail-to-Rail Operationsverstärker ist, liegt seine maximale Ausgangsspannung bei etwa 12,5 V. Er verfügt über eine hohe slewrate und verfügt über genügend Bandbreite für einen Verstärkungsfaktor von 2,5 V. Zwei THS3120 bilden die dritte Stufe. Sie haben ebenfalls eine Versorgungsspannung von ± 15 V und sind nicht Rail-to-Rail, wodurch ihre Ausgangsspannung auch auf 12,5 V begrenzt ist. Jedoch können sie einen Ausgangsstrom von bis zu 475 mA ausgeben. Durch das parallele Verschalten der THS3120 addieren sich die Ströme, da die Widerstände R_{12} und R_{14} einen Summenpunkt bilden, womit die Stufe bis zu 950 mA ausgeben kann. Dieser Ausgangsstrom reicht aus, um einen großen Bereich an Impedanzen antreiben zu können. Die Widerstände R_{11} und R_{13} werden im Datenblatt empfohlen und zum Stabilisieren benötigt. Wegen der guten Eigenschaften des ADA4895 wird er auch zum Verstärken der Referenzspannung verwendet.




Abbildung 5.6: Schaltplan des Verstärkers

Der Verstärker wurde in LTspice mit einem 200 mV Sinussignal simuliert, welches eine Frequenz von 20 MHz hatte. In Abbildung 5.7 ist die 200 mV Eingangsspannung und die Ausgangsspannung der ersten und dritten Stufe zu sehen. Um die Eingangsspannung besser sehen zu können, wurde sie vergrößert und gehört zur rechten y-Achse. Im Plot kann man erkennen, dass die 10 V erreicht werden und keine Verzerrungen am Signal auftreten. Man kann auch eine deutliche Phasenverschiebung erkennen, die die Ausgangsspannung des Synchrongleichrichters negativ beeinflussen wird. Dennoch zeigen die Ergebnisse, dass der Verstärker in der Lage ist den hohen Verstärkungsfaktor umzusetzen.




Abbildung 5.7: Simulation des Verstärkers

Durch den Strom wird es beim Verstärker zu einer erhöhten Wärmeentwicklung kommen. Um auf den Rest der Platine den Temperaturdrift zu reduzieren, wird die zweite Stufe und die dritte Stufe auf einem isolierten Bereich der Platine aufgebaut, der möglichst wenig Kontakt mit dem Rest der Platine hat. Bis auf eine Kontaktfläche werden die restlichen Verbindungen ohne Kupfer sein, wie in Abbildung 5.8 veranschaulicht. Bis auf die Verbindung mit Kupfer sind die anderen zur Stabilität der Struktur da. Durch das Entfernen des Kupfers wird die Wärmeleitfähigkeit der Verbindungen reduziert. Über die Verbindung mit Kupfer verlaufen die Signalleitungen und die Versorgungsspannung. Damit sollte die Wärme im Bereich bleiben und sich nur über die Verbindung mit Kupfer ausbreiten können. Wegen des langen Wegs bis zum Rest der Schaltung sollte die Wärme an die Umgebung abgegeben werden.




Abbildung 5.8: Konzept zum Umgang mit der Wärme

5.3 Pulsgenerator

Für den Synchrongleichrichter wurde der AD835 verwendet, einem Vier-Quadranten-Multiplikator, der in der Lage ist bis zu 250 MHz Signale miteinander zu multiplizieren. Die Eingangsspannung kann bei maximal 1 V liegen, wodurch seine Ausgangsspannung auf 1 V begrenzt ist. Ist die Eingangsspannung größer, wird der Rest abgeschnitten. Diesmal wurde ein Tiefpassfilter vierter Ordnung mit einer Grenzfrequenz von 10 kHz verwendet, sodass die Dämpfung stärker pro Dekade ist. Die Grenzfrequenz ist ein Kompromiss zwischen settling time und Ordnung des Filters. Eine Verringerung der Grenzfrequenz führt zu einer Erhöhung der settling time. Diese wird auf die Anstiegszeit addiert und verringert die notwendige Grenzfrequenz des Hochpassfilters. Eine Erhöhung der Grenzfrequenz hat zu Folge, dass die Dämpfung zu klein werden kann und ein Filter höherer Ordnung notwendig ist, der mehr ICs benötigt. Die Werte der Kondensatoren und Widerstände wurden auf die kürzeste Anstiegszeit und kleinste Oszillation ausgelegt. In Abbildung 5.9 ist der Schaltplan abgebildet. Die Widerstände R_1 und R_2 wurden aus dem Datenblatt des AD835 entnommen.




Abbildung 5.9: Schaltplan des neuen Synchrongleichrichters

Die neue Schaltung für die Detektion der Flanken ist wie in Abbildung 5.10 aufgebaut. Der ADCMP600 wurde gegen den LT1715 ersetzt. Dieser hat zwei Komparatoren in einem IC und verfügt eine duale Spannungsversorgung, sodass auch negative Spannungen detektiert werden können. Dadurch muss kein Offset mehr auf die Ausgangsspannung des Hochpassfilters hinzugefügt werden, wodurch eine mögliche Abweichung durch die Toleranzen des Spannungsteilers entfallen. Ohne den Offset kann das Signal nach dem Filter verstärkt werden. Der ADA4523 ist ein Chopper-Verstärker, der einen sehr kleinen Offset hat und geringes Rauschen aufweist, sodass nach der Verstärkung kaum Offset hinzugefügt wird. Der Verstärkungsfaktor liegt bei 21, falls die Anstiegszeit zu gering ist und durch den Hochpassfilter gedämpft wird. Die Komparatoren bekommen eine leichte Hysterese von ± 100 mV um den Referenzwert. Damit soll ein mehrfaches Durchqueren des Schwellwerts vermieden werden, das durch Rauschen verursacht werden kann. Die Hysterese wird durch die Widerstände R_{12} und R_{13} eingestellt [26]. Die Referenzspannungen werden durch Spannungsteiler eingestellt. Durch die Potentiometer ist eine feine Einstellung der Referenzspannungen möglich. Diese sind sehr klein gewählt, da Potentiometer einen schlechten Temperaturkoeffizienten haben. Die Kondensatoren werden zum Entkoppeln von

Störungen in der Versorgung verwendet. Die Referenzwerte liegen bei 500 mV für den oberen und bei -500 mV für den unteren. Durch die XNOR-Gatter wird die Ausgangsspannung des oberen Komparators invertiert, damit bei beiden Komparatoren eine steigende Flanke beim Erfassen des ausgegeben wird. Durch die Verzögerung, die beim Durchlaufen eines logischen Gatters entsteht, wird auch der Ausgang des unteren Komparators an ein XNOR-Gatter angeschlossen, jedoch ohne ihn zu invertieren. Die Grenzfrequenz des Hochpassfilters wurde aus dem vorherigen Aufbau übernommen und liegt wieder bei ungefähr 400 Hz.




Abbildung 5.10: Schaltplan des neuen Hochpass-Komparators

Bevor die Schaltung in Betrieb genommen wurde, wurde der AD835 und die gesamte Schaltung in LTspice simuliert. Um AD835 zu testen, wurden zwei 1 V 20 MHz Sinussignale als Eingangssignale verwendet. Zum Vergleich wurde auch eine ideale Multiplikation der Signale durchgeführt. Das Ergebnis in Abbildung 5.11 zeigt, dass beide Ausgangsspannungen positiv sind und die Frequenz sich verdoppelt hat. Um die Simulation zu beschleunigen, wurde anstelle einer Rückkopplung, wie in Abbildung 5.10, eine 1 mV Gleichspannung an den Z-Pin angeschlossen. Daher ist die Amplitude des AD835 etwas kleiner.




Abbildung 5.11: Vergleich zwischen AD835 und einer Multiplikation

Eine FFT der Ergebnisse in Abbildung 5.12 zeigt, dass beide Spektren sehr ähnlich sind. Es gibt bei beiden eine Spitze bei 40 MHz. Der AD835 dämpft die übrigen Frequenzen schlechter als die ideale Multiplikation. Dennoch sind die Anteile so klein, dass der AD835 als Mischer verwendet werden kann.




Abbildung 5.12: Frequenzspektrum des Mixers im Vergleich zur Multiplikation

In Abbildung 5.13 ist die Ausgangsspannung des Tiefpassfilters zu sehen, der die Ausgangsspannung des Mixers glättet. Die Simulation des AD835 dauert mit dem Tiefpassfilter zu lange, sodass die Multiplikation zur Simulation verwendet worden ist. Da beide sich nur in der Amplitude unterscheiden, macht es sonst keinen Unterschied. Wie in Formel 2.8 ist die Ausgangsspannung des Tiefpassfilters halb so groß wie die Amplitude der Eingangsspannung der Multiplikation, da es keine Phasenverschiebung gibt. Die Simulation zeigt, dass der Entwurf funktioniert und die erwarteten Ergebnisse liefert.




Abbildung 5.13: Ausgangssignal des Tiefpassfilters

Der Hochpass-Komparator wird ohne den Synchrongleichrichter simuliert, da die Simulation sonst sehr lange dauert. Als Eingangssignal wird ein 4 ms langer Puls verwendet, der eine Anstiegszeit von 1,2 ms und eine Amplitude von 200 mV hat. Das Eingangssignal soll einen langsamen Stab simulieren, der einen Spannungshub von 200 mV erzeugt. Der Puls beginnt nach einer Verzögerung von 1 ms. Im oberen Plot in Abbildung 5.14 ist der Puls und der Ausgang des Hochpassfilters nach der Verstärkung zu sehen. Im unteren Plot sind die Ausgangssignale der beiden XNOR-Gatter zu sehen. Das verstärkte Signal weist keinen sichtbaren Offset auf und wird wie erwartet auf das 21-fache der Spannung des Pulses erhöht. Beide Komparatoren schalten bei ihren eingestellten Schwellwerten um. Der Abstand zwischen den steigenden Flanken setzt sich aus Dauer des Pulses und einer Anstiegszeit zusammen, sodass der Abstand bei 5,2049 ms liegt. Die 4,9 μ s Abweichung liegt an den nicht ideal eingestellten Schwellwerten. Anhand der Ergebnisse der Simulation funktioniert der Ansatz wie erwartet und kann in der Praxis aufgebaut werden.




Abbildung 5.14: Simulation des Umwandlungsvorgangs

Um die Abweichung, die durch die Toleranzen der Widerstände entsteht, zu verringern, wurden kleine Widerstandswerte mit besseren Toleranzen ausgewählt. Anstelle von 1 % Toleranz, haben die Widerstände R_6 und R_9 eine Toleranz von 0,1 % und die restlichen 0,05 %. Die Potentiometer haben eine Toleranz von 10 %, was jedoch unproblematisch sein sollte. Durch eine Monte-Carlo Analyse wurde simuliert, wie groß die Abweichung werden könnte. Dabei wird für jeden Widerstand ein zufälliger Wert innerhalb seiner Toleranz gewählt und die Simulation in diesem Fall 100 Mal wiederholt. Als Anstiegszeit wurde 100 ns verwendet. Dabei lag die Abweichung bei maximal 140 ns. Somit kann das umgewandelte Zeitintervall maximal 280 ns vom tatsächlichen unterscheiden. Der alte Aufbau konnte bei der gleichen Anstiegszeit eine Abweichung von etwa 9 μ s haben. Die Abweichung variiert je nach Anstiegszeit, jedoch kann man anhand dieser Simulation sehen, dass der Fehler beim neuen Aufbau wesentlich kleiner ist.

5.4 Kantendetektor

Die neuen Spulen bestehen wieder aus isolierten Kabeln, die nur eine Windung haben. Um die Struktur einer Spule zu verstärken, wurde für jedes Spulenpaar eine Halterung mit einem 3D-Drucker angefertigt. Auf diese Halterung wurden die Kabel gewickelt und befestigt. Der Durchmesser der Spulen beträgt 50 mm und der Innendurchmesser der Halterung beträgt 40 mm. Beide Halterungen werden mit einem Kunststoffrohr verbunden, sodass ein Stab die Kantendetektoren nicht verfehlen kann. Die Spulen werden durch ein Ethernetkabel mit Cat 8.1 Standard mit der Messbrücke verbunden. Es besteht aus vier geschirmten Twisted-Pair-Kabeln, die mit einem zusätzlichen Schirm geschützt werden. Durch die Schirmung werden äußere Störeinflüsse unterdrückt.

Mit einem VNA wurden von jeder Spule die Impedanzkurven mit und ohne Stab aufgenommen. In Abbildung 5.15 sind im oberen Plot die Impedanzkurven ohne Stab zu sehen. Im unteren Plot sieht man die Impedanzkurven, für Spulen in denen sich ein 14 mm Stab befindet. Anhand der Abbildung kann man erkennen, dass die Spulen unterschiedliche Impedanzkurven mit verschiedenen Resonanzfrequenzen haben. Während beim ersten Spulenpaar nur eine Verschiebung der Resonanzfrequenz beobachtet werden kann, ändert sich beim zweiten Spulenpaar auch die maximale Impedanz. Die unterschiedlichen Impedanzkurven kommen durch leichte Unterschiede in der Bauweise der Spulen zustande. Trotz Halterung nehmen die weichen Kabel nicht die gleiche Form an. Auch unterschiedliche Längen der Leitungen führen zu Abweichungen. Die Verbindung zum zweiten Spulenpaar ist länger als die zu ersten. Daher ist der Unterschied zwischen den Spulenpaaren größer als zwischen den Spulen im Spulenpaar. Für eine bessere Übersicht wurde der restliche Teil nicht abgebildet, da dort kein Unterschied zwischen den einzelnen Impedanzkurven sichtbar ist.




Abbildung 5.15: Impedanzkurven der Spulen oben ohne und unten mit Stab

Zur Übersicht sind die Resonanzfrequenz der einzelnen Spulen in Tabelle 5.1 eingetragen. Sie ändert sich nur gering durch die Verschiebung. Sie verschiebt sich bei den Spulen L_1 , L_2 und L_4 um 62 kHz und bei L_3 um 93 kHz.

Spule	Ohne Stab	Mit Stab
L1	13,438 MHz	13,500 MHz
L4	13,345 MHz	13,407 MHz
L2	14,654 MHz	14,716 MHz
L3	14,623 MHz	14,716 MHz

Tabelle 5.1: Resonanzfrequenzen der Spulen

Die Impedanzkurven der Spulenpaare unterscheiden sich stark voneinander. Bildet man jedoch die Verhältnisse der Diagonalimpedanzen, sieht man, dass die Kurven sehr ähnlich sind. In Abbildung 5.16 sind die Verhältnisse ohne und mit Stab zu sehen. Betrachtet man die Verhältnisse vor 12 MHz, verlaufen sie sehr ähnlich. Während das zweite Spulenpaar sich kaum ändert, sinkt das Verhältnis des zweiten Spulenpaars mit der Frequenz. Der Stab verschiebt die Kurven leicht und führt zu kaum einer Änderung des Verhältnisses.




Abbildung 5.16: Verhältnisse der Impedanzkurven

Subtrahiert man die Verhältnisse beider Diagonalimpedanzen, wird der Unterschied deutlicher, wie in Abbildung 5.16 zu sehen ist. Dieser fängt erst ab etwa 12 MHz signifikant zu steigen und liegt bei etwa 0,1. Bei etwa 13 MHz liegt er gerade bei 0,2. Ein Unterschied durch den Stab ist kaum sichtbar. Trotz so unterschiedlicher Impedanzkurven, sind die Verhältnisse so ähnlich, dass ein breiter Frequenzbereich gewählt werden kann.




Abbildung 5.17: Differenz der Verhältnisse der Impedanzkurven

Welche Frequenz am besten ist, hängt am Kompromiss zwischen Genauigkeit und Spannungshub. Je niedriger die Frequenz, desto weniger unterschieden sich die Verhältnisse der Zweige. Jedoch sinkt auch der Spannungshub, da die Impedanzen sich nur geringfügig ändern. Bei höheren Frequenzen ist die Änderung der Impedanzen höher, dafür steigt der Offset der Messbrücke, was vor allem ein Problem für den AD835 darstellt. Übersteigt die Spannung 1 V, schneidet er die überschüssige Spannung ab, sodass der Spannungshub nur teilweise oder gar nicht übertragen wird.

Um herauszufinden, welche Frequenz möglich ist, wurde die Messbrücke mit dem Synchrongleichrichter simuliert. Dabei schaltet die Messbrücke zwischen der Impedanz ohne und mit Stab, sodass ein vollständiger Durchgang des Stabs simuliert wird. Dadurch kann der Spannungshub am Ausgang des Tiefpassfilters gemessen werden. Um Zeit zu sparen, wurde anstelle des AD835 die ideale Multiplikation verwendet. Diese Simulation wurde für die Frequenzen 9, 10, 11, 12 und 13 MHz durchgeführt. Dabei wurde der Offset vor dem ersten Spannungshub, der erste Spannungshub, der Offset vor dem zweiten Spannungshub und der zweite Spannungshub gemessen. In Tabelle 5.2 sind die Ergebnisse zu sehen. Die resultierende Spannung ist negativ, da durch den Transformator, der die Differenz zwischen den Brückenzeigen bildet, eine Phasenverschiebung von 180° stattfindet.

Frequenz in MHz	1. Offset in V	1. Spannungshub in V	2. Offset in V	2. Spannungshub in V
9	-0,4097	-0,0340	-0,4115	0,0340
10	-0,5355	-0,0397	-0,5372	0,0397
11	-0,7463	-0,0509	-0,7516	0,0516
12	-1,1343	-0,0710	-1,1456	0,0714
13	-1,8555	-0,0860	-1,8512	0,0893

Tabelle 5.2: Abhängigkeit zwischen Messfrequenz und Spannungshub

Die Unterschiede zwischen den Offsets und den Spannungshüben sind sehr gering. Erst bei 13 MHz tritt ein leichter Unterschied zwischen Spannungshüben auf. In der Simulation gab es keine Abweichung zwischen dem ersten und zweiten Spannungshub für die Frequenzen 9, 10 und 11 MHz. Daher kann in der Praxis für diese Frequenzen nur eine bemerkbare Abweichung durch die Lage des Stabs und der Toleranzen der Bauteile entstehen. Jedoch ist es nicht möglich eine größere Frequenz als 9 MHz auszuwählen, da bei 10 MHz die Offsetspannung schon über 1 V liegt.

Abschließend wurde die Umwandlung des Hochpass-Komparators simuliert. Dafür imitierte ein Rechtecksignal den Spannungshub imitiert, da es mit der Messbrücke nicht möglich ist, Anstiegszeiten einzustellen. Eingestellt wurde die langsamste Anstiegszeit von 1,2 ms, da bei ihr die größte Abweichung auftreten kann. Das Rechtecksignal wurde dann vom Hochpass-Komparator ausgewertet. In Abbildung 5.18 ist die Simulation für 9 MHz zu sehen. Wie sich herausgestellt hat, sind die Spannungsspitzen trotz Verstärker für die Schwellwerte zu klein, sodass eine wesentlich größere Verstärkung von 101 notwendig ist. Die Schwellwerte anzupassen, ist wegen der vorsichtigen Wahl der Widerstände wesentlich aufwendiger. Wegen des exponentiellen Anstiegs der Spannungsspitzen müssen die Schwellwerte eine niedrige Spannung haben.




Abbildung 5.18: Simulation des Umwandlungsvorgangs, wenn die Spulen mit 9 MHz angeregt werden

Die Länge beider Pulse betrug 8 ms, sodass der Abstand zwischen den steigenden Flanken der Komparatoren bei 9,2 ms liegen muss. In beiden Fällen betrug der Abstand 9,2049 ms. Aus vorherigen Simulationen ist bekannt, dass die Ursache für die Abweichung von 4,9 μ s die nicht ideal eingestellten Schwellwerte sind. Man sollte jedoch bedenken, dass obwohl beide Spannungshübe identisch sind, es möglich, dass die Abweichung für diese Frequenz im niedrigen Mikrovolt-Bereich liegt und eine hohe Verstärkung diese in den Millivolt-Bereich bringt.

Die Ergebnisse zeigen, dass trotz nicht baugleicher Spulen dennoch eine genaue Umwandlung des Zeitintervalls möglich ist. Sie zeigen auch, dass ausschlaggebend für die Genauigkeit die Verhältnisse der Diagonalimpedanz der Messbrücke sind. Daher werden die Kantendetektoren eingesetzt und mit einer Messfrequenz von 9 MHz angeregt. Wäre der Offset kleiner, könnte eine höhere Frequenz verwendet werden, mit der ein größerer Spannungshub möglich ist.

5.5 Timer

Der digitale Teil wurde dem Ansatz aus Kapitel 4 angepasst. Jetzt wird ein Byte mit Informationen, vier Bytes mit der Anzahl der Messungen und vier Byte mit den Messdaten verwendet. Als Taktfrequenz wurden 200 MHz verwendet, da es bei dieser Frequenz keine Probleme mit der Übertragung der Messdaten gab. In dem Byte mit Informationen ist bisher nur der Heartbeat-Bit enthalten, während die 7 restlichen unbenutzt sind. Das neue Konzept des Timers wurde im FPGA implementiert und in ModelSim simuliert. Mit ModelSim ist es möglich, digitale Schaltungen zu untersuchen, bevor sie synthetisiert und im FPGA umgesetzt werden. In der Simulation wurden abwechselnd die Pegel der Ausgangsspannungen der Komparatoren gewechselt und überprüft, wie viele Pulse gezählt worden sind und ob die Anzahl der Messung erhöht worden ist. Dabei lieferte der Timer einwandfreie Ergebnisse.

6 Ergebnisse und Auswertung

In diesem Kapitel werden die Ergebnisse der entworfenen Schaltungen aus Kapitel 5 vorgestellt, die im Labor getestet worden sind. Die Tests umfassten das Messen von Signalen mit einem Oszilloskop und dem Senden von Testsignalen mit einem Signalgenerator. Dabei wurden alle Komponenten auf ihre Funktion getestet und mit den Simulationen verglichen. Die Schaltung selbst wurde auf einer 4-lagigen gedruckten Platine implementiert und über eine Stiftleiste mit dem FPGA verbunden.

6.1 Direct Digital Synthesizer

Der DDS wurde auf 10 MHz eingestellt und mit einem Oszilloskop das Ausgangssignal nach dem Tiefpassfilter gemessen. Es wurde eine FFT des Ausgangssignals durchgeführt, um störende Frequenzanteile besser sehen zu können und mit der Simulation vergleichen zu können. Das Ergebnis in Abbildung 6.1 zeigt, dass es an den Spitzen zu leichten Verzerrungen kommt. Im Spektrum sind jedoch keine sichtbaren Störungen zu sehen, wodurch man davon ausgehen kann, dass sie sehr klein sind und der Tiefpassfilter sie entfernt.




Abbildung 6.1: Messergebnisse des Hochpass-Komparators nach dem Transformator

Um die wichtige Aufgabe des Tiefpassfilters hervorzuheben, wurde das Ausgangssignal in Abbildung 6.2 vor dem Transformator aufgenommen. Neben dem gewünschten Anteil kann man auch deutlich störende Anteile erkennen. Diese Anteile entstehen durch Aliasing, den Fenster-Effekt und aufgenommenen Störsignalen. Die Oberwellen werden nicht abgebildet, da diese eine höhere Frequenz haben als das Oszilloskop messen kann. Eine Simulation hat bereits gezeigt, dass die durch den Tiefpassfilter gut gedämpft werden.




Abbildung 6.2: Messergebnisse des Hochpass-Komparators vor dem Transformator

6.2 Verstärker und Kantendetektoren

Der Verstärker konnte für die Messspannung nicht in Betrieb genommen werden. Die Gehäuse der zwei Operationsverstärker, die die dritte Stufe des Verstärkers bilden, sind sehr klein. Für die Verbindungen zwischen den Anschlüssen der ICs und den Leiterbahnen wurde in KiCad eine fertige Vorlage (footprint) verwendet. Diese ist mit dem Gehäuse kompatibel, jedoch haben die Kontaktflächen sehr wenig Abstand. Angebracht wurden die SMD-Bauteile durch das Reflow-Löten. Dabei wurde eine Lötpaste auf alle Kontaktflächen aufgetragen. Durch die Hitze schmilzt die Lötpaste und umfließt die Anschlüsse. Währenddessen werden die Anschlüsse auf den Verbindungen zentriert. Danach wird die Platine abgekühlt und die Paste verfestigt sich. Wegen der kleinen Abstände der Flächen, verrutschten die ICs, sodass Kurzschlüsse zwischen den benachbarten Verbindungen entstanden sind. Die anschließende Fehlersuche und Korrektur hat die restlichen zwei Operationsverstärker beschädigt, sodass Ersatzteile notwendig waren. Aus mangelnder Zeit konnten die Ersatzteile nicht bestellt werden. Daher war ein Test der Verstärkerschaltung und der Kantendetektoren nicht möglich [27].

Es konnte jedoch das Konzept der Wärmebarriere getestet werden. Wegen der Kurzschlüsse kam es zu einer hohen Wärmeentwicklung, die spürbar war. Diese blieb jedoch auf dem Teil der Verstärkerstufe und breitete sich langsam über die einzige Kupferverbindung aus. Bis auf der Umgebung der Linearregler, die die Versorgungsspannung auf $\pm 5\text{ V}$ herunterregeln, war die Temperatur auf der restlichen Schaltung deutlich geringer.

6.3 Synchrongleichrichter

Mit einem Oszilloskop wurden die Eingangs- und Ausgangssignale des Synchrongleichrichters überprüft. Wegen der Probleme mit dem Verstärker, wurde das Messsignal direkt nach dem Tiefpassfilter des DDS an den Mischer angeschlossen. Die ersten Messergebnisse sind in Abbildung 6.3 zu sehen und zeigen, dass die Referenzspannung bei etwa $1,2\text{ V}$, die Messspannung bei etwa 250 mV und die Ausgangsspannung nach dem Tiefpassfilter bei 250 mV liegt.




Abbildung 6.3: Eingangssignale (blau und rot) und Ausgangssignal (grün) des Synchrongleichrichters

Wegen der maximal zulässigen Differenzspannung des AD835, verwendet er ein 1 V Referenzsignal, welches leicht verzerrt ist. In Abbildung 6.3 kann man eine leichte Phasenverschiebung zwischen Referenz- und Messsignal sehen. Diese kann man deutlicher erkennen, wenn man die Zeitachse wie in Abbildung 6.4 vergrößert. Sie liegt bei etwa 4° und tritt durch den Operationsverstärker für das Referenzsignal auf.




Abbildung 6.4: Detailansicht der Eingangssignale

In Abbildung 6.5 ist das Ausgangssignal vor dem Tiefpass zu sehen. Das Signal wurde vom Oszilloskop entkoppelt, wodurch es keinen Offset anzeigt. Die Frequenz hat sich wie erwartet verdoppelt, jedoch ist die Amplitude etwas größer als erwartet. Sie liegt bei 300 anstelle von 250 mV. Möglicherweise liegt es an den extern beschalteten Widerständen, die zu einer leichten Verstärkung führen. Die Rückkopplung am AD835 soll die Amplitude etwas verstärken.




Abbildung 6.5: Ausgangssignal des Synchrongleichrichter vor (blau) und nach (grün) dem Tiefpassfilter

Die Ausgangsspannung nach dem Tiefpassfilter ist größer als erwartet. Anstelle von 150 mV, was der halben Amplitude der Ausgangsspannung des AD835 entspricht, liegt sie bei 250 mV. Dennoch ist es ein Gleichspannungssignal, sodass der Tiefpassfilter seine Aufgabe erfüllt. Außerdem schadet es der Messung nicht. Die Ursache kann eine zu geringe Last sein. Die Spannung wurde nicht mit einem Tastkopf gemessen, sondern mit einem Koaxialkabel, welches an einer SMA-Buchse angeschlossen worden ist.

6.4 Hochpass-Komparator

Um den Hochpass-Komparator zu testen, wurde ein Signalgenerator direkt an den Eingang des Hochpassfilters angeschlossen. Dieser hat einen 1 ms langen Puls mit 5 V gesendet. Mit einem Oszilloskop wurden sowohl das Eingangssignal als auch das Signal nach dem Hochpassfilter und die Ausgangssignale der Komparatoren gemessen. Die Schwellwerte der Komparatoren wurden durch das Verstellen der Potentiometer auf ± 600 mV eingestellt. Das XNOR-Gatter hatte ein anderes Gehäuse als erwartet und wurde nicht angebracht. Stattdessen wurden die Ausgänge der Komparatoren direkt an den FPGA angeschlossen. Die Ergebnisse der Messungen sind in Abbildung 6.6 eingezeichnet. Damit alle Signale in eine Abbildung passen, wurden sie dementsprechend verschoben. Das blau eingezeichnete Signal ist das Eingangssignal und das rote das verstärkte Ausgangssignal des Hochpassfilters. Der obere Komparator, grün eingezeichnet, ändert seine Ausgangsspannung während der positiven Spannungsspitze. Der untere Komparator, orange eingezeichnet, macht das gleiche für die negative Spannungsspitze.




Abbildung 6.6: Messergebnisse des Hochpass-Komparators

Das verstärkte Ausgangssignal des Hochpassfilters liegt weit unter den Schwellwerten der Komparatoren und ist wesentlich kleiner als erwartet, sodass ein Umschalten der Komparatoren nicht möglich wäre. Auch die Länge der Pulse entspricht nicht der Länge der Spannungsspitzen. Das kann nur an der SMA-Buchse und dem Koaxialkabel liegen. Ein erneutes Messen des Ausgangssignals mit einem Tastkopf führt zu einem Signal wie in Abbildung 6.7. Die Spannungsspitzen sind wesentlich größer und länger, sodass die Dauer des Pulses der Spannungsspitze zwischen den Schwellwerten entspricht. Die verstärkte Eingangsspannung ist viel größer als die Ausgangsspannung des Operationsverstärkers, sodass die Spitzen abgeschnitten sind.



Abbildung 6.7: Ausgangssignal mit SMA-Anschluss (rot) und Tastkopf (orange)

6.5 Timer

Mit einem Signalgenerator aus dem Labor wurde gemessen, welche Ergebnisse der Timer in einem Bereich von 2,5 bis 50 ms erzielt. Sie sollen zeigen, ob die Abweichung linear zunimmt und ob sie sich beseitigen oder zumindest reduzieren lässt. 2,5 ms entspricht der Zeit, die der Stab bei seiner Höchstgeschwindigkeit für einen Sensorabstand von 30 cm benötigt. Mit seiner Mindestgeschwindigkeit benötigt er 20 ms, jedoch wurde bis 50 ms gemessen, damit ein größerer Bereich abgedeckt wird. Der Signalgenerator wurde an den Eingang des Hochpass-Komparators angeschlossen. Nach jeder Messung wurde die Dauer des Pulses um 2,5 ms erhöht. Die Wiederholgenauigkeit wurde in der Projektarbeit gemessen und ist sehr hoch, sodass nur ein Messwert pro Puls verwendet wird.

Die gezählten Taktflanken wurden mit einer Periodendauer von 5 ns multipliziert und in der Tabelle 6.1 eingetragen. Zusätzlich wurde die Abweichung A und die relative Abweichung A_{rel} berechnet. Die Abweichung nimmt mit der Zeit zu, da die Differenz zwischen der gemessenen Zeit und der eingestellten Zeit immer mehr zunimmt. Ursache dafür ist vermutlich der Oszillator, dessen Taktsignal als Referenz für die PLL des FPGAs verwendet wird. In diesem Fall hat er eine Toleranz von ± 25 ppm, die vom Ausgangssignal der PLL übernommen wird. Zum Vergleich wurde in die Tabelle auch das Ergebnis mit der korrigierten Messfrequenz eingetragen, die im weiteren Verlauf des Kapitels ermittelt worden ist.

Eingestellte Zeit [ms]	Messfrequenz 200 MHz			Korrigierte Messfrequenz 199,996 Mhz		
	Zeit in [ms]	A in [μs]	A_{rel}	Zeit in [ms]	A in [μs]	A_{rel}
2,5	2,499995	-0,005	0,00020	2,500045	-0,045	0,00180
5,0	4,999940	-0,060	0,00120	5,000040	-0,040	0,00080
7,5	7,499885	-0,115	0,00153	7,500035	-0,035	0,00047
10,0	9,999840	-0,160	0,00160	10,000040	-0,040	0,00040
12,5	12,499785	-0,215	0,00172	12,500035	-0,035	0,00028
15,0	14,999730	-0,270	0,00180	15,000030	-0,030	0,00020
17,5	17,499690	-0,310	0,00177	17,500040	-0,040	0,00023
20,0	19,999635	-0,365	0,00183	20,000035	-0,035	0,00017
22,5	22,499585	-0,415	0,00184	22,500035	-0,035	0,00016
25,0	24,999540	-0,460	0,00184	25,000040	-0,040	0,00013
27,5	27,499485	-0,515	0,00187	27,500035	-0,035	0,00012
30,0	29,999435	-0,565	0,00188	30,000035	-0,035	0,00012
32,5	32,499390	-0,610	0,00188	32,500040	-0,030	0,00010
35,0	34,999335	-0,665	0,00190	35,000035	-0,035	0,00008
37,5	37,499280	-0,720	0,00192	37,500030	-0,030	0,00009
40,0	39,999235	-0,765	0,00191	40,000035	-0,035	0,00009
42,5	42,499190	-0,810	0,00191	42,500040	-0,040	0,00009
45,0	44,999130	-0,870	0,00193	45,000030	-0,030	0,00007
47,5	47,499085	-0,915	0,00193	47,500035	-0,035	0,00007
50,0	49,999035	-0,965	0,00193	50,000035	-0,035	0,00007

Tabelle 6.1: Messergebnisse

Aus den Messwerten kann man erkennen, dass die Abweichung näherungsweise linear mit der Zeit ansteigt. Um den Zusammenhang zu bestimmen, wird mit einer einfachen linearen Regression eine Gerade gelegt, die möglichst nah an den Werten Abweichung verläuft. Diese wurde in Abbildung 6.8 zusammen mit der Abweichung eingezeichnet.




Abbildung 6.8: Lineare Regressionsgerade

Die Regressionsgerade hat ein Bestimmtheitsmaß r^2 von fast eins, was darauf hinweist, dass die Regressionsgerade sehr gut zu den Abweichungen der Messwerte passt. Sie zeigt, dass ein Offset von 40 ns und eine Steigung von -20 ns vorliegt. Die Steigung gibt an, um wie viel die Abweichung, mit der Zeit zunimmt und steigt linear an, sodass man die Ursache auf den Oszillator zurückführen kann. Da die Abweichung nach einer Millisekunde bei 20 ns liegt, liegt sie nach 5 ns bei 0,0001 ns. Somit muss die Periodendauer bei 5,0001 ns liegen, was einer Frequenz von etwa 199,996 MHz entspricht. Bei einer Frequenz von 200 MHz, liegt die Toleranz der PLL bei ± 5 kHz. Somit liegt die korrigierte Frequenz innerhalb der Toleranz. Der Offset lässt sich zum Teil durch den Hochpass-Komparator begründen. Vergleicht man das Ergebnis der Projektarbeit mit dem gemessenen 10 ms, kann man die Abweichung des Hochpass-Komparators, die durch die Toleranzen entsteht, ungefähr berechnen. In der Projektarbeit wurden 10,000020 ms gemessen. Daher kann man davon ausgehen, dass die Abweichung durch den Hochpass-Komparator bei ungefähr 20 ns liegt. Woher die restlichen 15 bis 20 ns Abweichung kommt, ist unbekannt.

Bis auf den ersten Messwert haben sich die korrigierten Werte signifikant verbessert. Die Abweichung bleibt fast gleich und schwankt leicht durch den digitalen Restfehler. Dagegen nimmt die relative Abweichung mit der Zeit ab, da der Einfluss des Offset immer kleiner wird. Vergleicht man das Ergebnis mit der Vorarbeit, haben beide Zähler die gleiche Toleranz. Der Zähler im FPGA hat jedoch eine wesentlich bessere Wiederholgenauigkeit und Auflösung als der vorherige Aufbau.

7 Ausblick

In diesem Kapitel werden die erarbeiteten Ergebnisse zusammengefasst und ein Fazit über die Arbeit geschlossen. Im Fazit wird die vorherige Auswerteelektronik mit der neuen verglichen und der Ausblick auf die Zukunft vorgestellt.

7.1 Zusammenfassung

Bis auf die Datenübertragung wurde der komplette Aufbau überarbeitet. Mit dem neuen DDS ist es möglich einen Sinus zu erzeugen, der kaum störende Anteile hat. Wie gefordert ist es möglich die Frequenz von 1 bis 20 MHz einstellen zu können. Mit einem Verstärker, der aus drei Stufen besteht, wird das Messsignal auf 10 V verstärkt, sodass ein doppelt so großer Spannungshub im Vergleich zum Signalgenerator aus dem Labor möglich ist. Durch das Unterteilen des Verstärkers in drei Stufen, konnte ein einfacher, flexibler und zuverlässiger Verstärker entworfen werden, der nur aus Operationsverstärkern besteht. Der Pulsgenerator besteht jetzt aus einem Synchrongleichrichter, anstelle eines Vollweggleichrichters. Dieser kann ohne Probleme 20 MHz Signale umwandeln und filtert alle ungewollten Frequenzen. Bei einem 1 V Sinussignal liegt beim Synchrongleichrichter die Ausgangsspannung bei 0,5 V, während sie beim vorherigen Vollweggleichrichter nur bei einigen Millivolt lag. Die Ausgangsspannung kann jedoch durch Phasenverschiebung im Messsignal niedriger werden. Wie groß die Phasenverschiebung durch die Messbrücke und Verstärker ist, konnte nicht gemessen werden. Außerdem kann die Differenzspannung der Messbrücke nicht 1 V überschreiten, da sonst kein Spannungshub erfasst werden kann. Dennoch filtert der Synchrongleichrichter alle Frequenzen, die außerhalb der Messfrequenz liegen. Der Schmitt-Trigger des vorherigen Aufbaus wurde gegen zwei Komparatoren ersetzt, die in der Lage sind negative Spannungen zu erfassen und sowohl den Anfang als auch das Ende des Stabs erfassen kann.

Der Zähler aus der Projektarbeit wurde angepasst, um das Ausgangssignal von zwei Komparatoren auswerten zu können. Er kann Zeitintervalle von 2,5 bis 50 ms mit einer relativen Abweichung von höchstens 0,002 % und einer Auflösung von 5 ns messen. Damit kann die geforderte minimale und maximale Geschwindigkeit bei einem Sensorabstand von 30 cm gemessen werden. Er zeichnet sich durch eine hohe Wiederholgenauigkeit aus, die nur durch den digitalen Restfehler abweicht.

Die Analyse der Kantendetektoren hat ergeben, dass bei beiden Kantendetektoren ein gleicher Spannungshub entsteht, wenn das Verhältnis der Diagonalimpedanzen vor und nach dem Stab gleich ist. Dabei können sich die Impedanzkurven der einzelnen Spulen stark voneinander unterscheiden, da das nur zum Offset in der Messbrücke führt. Die Ergebnisse konnten nur in einer Simulation überprüft werden.

7.2 Fazit

In dieser Arbeit konnte erfolgreich eine neue Auswerteelektronik umgesetzt werden, die zur Geschwindigkeitsmessung von leitenden Stäben verwendet werden kann. Sie erfüllt alle neuen Anforderungen und erzielt wesentlich bessere Ergebnisse als die vorherige Arbeit. Durch den FPGA konnte ein sehr zuverlässiger Timer implementiert werden, der sich leicht anpassen lässt und eine sehr hohe Wiederholgenauigkeit hat. Auch wenn die Abweichung durch die Toleranz der Taktquelle bleibt, konnte dennoch eine viermal so große Auflösung erreicht werden. Durch das Messen der Taktfrequenz würde diese Abweichung verschwinden. Der Messbereich kann ohne Probleme erweitert werden, um einen größeren Sensorabstand verwenden zu können. Das Aufnehmen der Impedanzkurven der Kantendetektoren mit einem VNA hat gezeigt, dass die Spulen nur ähnliche Parameter haben müssen, um eine genaue Umwandlung des Signals zu ermöglichen.

Um den Einsatz im Walzwerk zu ermöglichen, müssen die Kantendetektoren überarbeitet werden. Die aktuellen Kabel und ihre Isolierung würden bei den Temperaturen des Walzgutes schmelzen. Die Versuche im Labor haben gezeigt, dass die Kantendetektoren aus Spulen mit nur einer Windung bestehen können. Das Kupferkabel muss dicker werden, sodass der Kantendetektor robuster wird und keine Halterung benötigt. Dabei sollte das Kupferkabel die Temperatur aushalten können. Die Spulen können mit geflochtenen Schläuchen aus Siliziumdioxidfasern voneinander isoliert werden, da sie Temperaturen über 1000 °C aushalten können. Sie können auch dazu verwendet werden, um Verformungen an den Spulen durch die Hitze verringern. Sollte die Phasenverschiebung bei den Eingangssignalen des Synchrongleichrichters zu einer sehr kleinen Effizienz führen, kann ein zweiter DDS realisiert werden, damit die Phase des Referenzsignals angepasst werden kann.

Tabellenverzeichnis

5.1	Resonanzfrequenzen der Spulen	37
5.2	Abhängigkeit zwischen Messfrequenz und Spannungshub	39
6.1	Messergebnisse	48

Abbildungsverzeichnis

2.1	Schaltbild eines Parallelschwingkreises	4
2.2	Impedanzkurve eines Parallelschwingkreises mit Phasenlage	5
2.3	Aufbau eines Direct Digital Synthesizers	5
2.4	Umwandlungsprozess der Sägezahnswingung in einen Sinus	6
2.5	Phasenfehler der bei einem 4 Bit Phasenregister und 2 Bit LUT auftritt	7
2.6	Spektrum des Ausgangssignals	8
2.7	Filtercharakteristik eines Synchrongleichrichters	10
2.8	Allgemeiner Aufbau eines Synchrongleichrichters mit Tiefpassfilter	11
3.1	Anordnung der Kantendetektoren	12
3.2	Veranschaulichung einer Impedanzkurve einer Spule	13
3.3	Wheatstonesche Messbrücke mit den Spulen der Kantendetektoren	13
3.4	Reaktion der Differenzspannung U_D auf einen Stab	14
3.5	Aufbau des aktiven Vollweggleichrichters	15
3.6	Aufbau des Hochpass Schmitt-Triggers	16
3.7	Umwandlung des Ausgangssignals des Hochpassfilters in ein digitales Signal	16
3.8	Übersicht der digitalen Elektronik	17
3.9	Aufbau der Tor-Schaltung	17
3.10	Aufbau des Datenpakets welches an den Computer gesendet wird	18
4.1	Wheatstonesche Messbrücke	20
4.2	Simulation des Gleichrichters mit 1N4148 Dioden	23
4.3	Simulation des Gleichrichters (1N4148) ohne Tiefpassfilter	24
4.4	Simulation des Gleichrichters mit BAS40-06HY Schottky-Dioden	24
4.5	Ausgangssignal des Synchrongleichrichters ohne Tiefpassfilter	25
4.6	Neues Konzept für den Timer	26
5.1	Aufbau eines 8-Bit LSFR	27
5.2	Aufbau des Direct Digital Synthesizers	28
5.3	Frequenzgang des Tiefpassfilters	28
5.4	Simuliertes Ausgangssignal des DAC und Tiefpassfilters	29
5.5	Spektrum des Ausgangssignals vor und nach dem Tiefpassfilter	29
5.6	Schaltplan des Verstärkers	30
5.7	Simulation des Verstärkers	31
5.8	Konzept zum Umgang mit der Wärme	31
5.9	Schaltplan des neuen Synchrongleichrichters	32
5.10	Schaltplan des neuen Hochpass-Komparators	33

5.11	Vergleich zwischen AD835 und einer Multiplikation	34
5.12	Frequenzspektrum des Mischers im Vergleich zur Multiplikation	34
5.13	Ausgangssignal des Tiefpassfilters	35
5.14	Simulation des Umwandlungsvorgangs	35
5.15	Impedanzkurven der Spulen oben ohne und unten mit Stab	37
5.16	Verhältnisse der Impedanzkurven	38
5.17	Differenz der Verhältnisse der Impedanzkurven	38
5.18	Simulation des Umwandlungsvorgangs, wenn die Spulen mit 9 MHz angeregt werden .	40
6.1	Messergebnisse des Hochpass-Komparators nach dem Transformator	42
6.2	Messergebnisse des Hochpass-Komparators vor dem Transformator	43
6.3	Eingangssignale (blau und rot) und Ausgangssignal (grün) des Synchrongleichrichters	44
6.4	Detailansicht der Eingangssignale	45
6.5	Ausgangssignal des Synchrongleichrichter vor (blau) und nach (grün) dem Tiefpassfilter	45
6.6	Messergebnisse des Hochpass-Komparators	46
6.7	Ausgangssignal mit SMA-Anschluss (rot) und Tastkopf (orange)	47
6.8	Lineare Regressionsgerade	49

Literatur

- [1] „Höhere Effizienz bei Warmwalzanlagen“, 2021. Adresse: <https://www.hochschule-ruhr-west.de/projekt-warmwalzanlagen/> (zuletzt aufgerufen am 05.07.2023).
- [2] „Laser-Doppler-Velocimetrie“, Adresse: <https://www.polytec.com/de/velocimetry/technologie> (zuletzt aufgerufen am 05.07.2023).
- [3] J. Neufeld, „Auswertung eines induktiven Kantendetektors zur Geschwindigkeitsmessung“, Bachelorarbeit, Hochschule Ruhr West, 2021.
- [4] J. Neufeld, „Untersuchung einer optimierten und erweiterten Implementierung zur Auswertung eines induktiven Kantendetektors“, Projektarbeit, Hochschule Ruhr West, 2023.
- [5] „Der Parallelschwingkreis“, Adresse: https://www.elektroniktutor.de/analogtechnik/par_swkr.html (zuletzt aufgerufen am 09.07.2023).
- [6] „Parallelschwingkreis“, Adresse: <https://www.servowatt.de/de/-100.php> (zuletzt aufgerufen am 09.07.2023).
- [7] E. Murphy und C. Slattery, „Ask The Application Engineer—33: All About Direct Digital Synthesis“, 2004. Adresse: <https://www.analog.com/en/analog-dialogue/articles/all-about-direct-digital-synthesis.html> (zuletzt aufgerufen am 30.04.2023).
- [8] E. Murphy und C. Slattery, „Direct Digital Synthesis (DDS) Controls Waveforms in Test, Measurement, and Communications“, 2005. Adresse: <https://www.analog.com/en/analog-dialogue/articles/dds-controls-waveforms-in-test.html> (zuletzt aufgerufen am 30.04.2023).
- [9] „AD9838, Complete DDS“, 2011. Adresse: <https://www.analog.com/media/en/technical-documentation/data-sheets/AD9838.pdf> (zuletzt aufgerufen am 30.04.2023).
- [10] A. Pini, „Die Grundlagen von direkten digitalen Synthesizern (DDS), ihre Wahl und ihre Verwendung“, 2019. Adresse: <https://www.digikey.de/de/articles/the-basics-of-direct-digital-synthesizers-ddss> (zuletzt aufgerufen am 30.04.2023).
- [11] S. Arar, „An Introduction to the CORDIC Algorithm“, 2017. Adresse: <https://www.allaboutcircuits.com/technical-articles/an-introduction-to-the-cordic-algorithm#:~:text=CORDIC%20is%20a%20hardware%20efficient,wide%20range%20of%20elementary%20functions.> (zuletzt aufgerufen am 06.05.2023).
- [12] C. Sneka, D. Anusha, P. Sivasankari, K. Sivasankari und C. Thiruvengadam, „Realization of direct digital synthesis in cordic algorithm“, 2019. Adresse: <https://ia803007.us.archive.org/26/items/60401/60401.pdf> (zuletzt aufgerufen am 30.04.2023).

- [13] S. Arar, „Basics of Phase Truncation in Direct Digital Synthesizers“, 2018. Adresse: <https://www.allaboutcircuits.com/technical-articles/basics-of-phase-truncation-in-direct-digital-synthesizers/> (zuletzt aufgerufen am 30.04.2023).
- [14] „AD9954 phase/amplitude dithering“, 2013. Adresse: <https://www.allaboutcircuits.com/technical-articles/basics-of-phase-truncation-in-direct-digital-synthesizers/> (zuletzt aufgerufen am 06.05.2023).
- [15] „A Technical Tutorial on Digital Signal Synthesis“, 1999. Adresse: https://www.analog.com/media/en/training-seminars/tutorials/450968421DDS_Tutorial_rev12-2-99.pdf (zuletzt aufgerufen am 08.02.2023).
- [16] „Fundamentals of Direct Digital Synthesis (DDS)“, 2009. Adresse: <https://www.analog.com/media/en/training-seminars/tutorials/MT-085.pdf> (zuletzt aufgerufen am 08.05.2023).
- [17] U. Tietze und C. Schenk, Halbleiter-Schaltungstechnik, 10. Aufl. Springer-Verlag Berlin Heidelberg, 1993, ISBN: 978-3-662-07640-8.
- [18] „Principles of Lock-in Detection“, 2023. Adresse: https://www.zhinst.com/sites/default/files/documents/2023-04/zi_whitepaper_principles_of_lock-in_detection_0.pdf (zuletzt aufgerufen am 02.07.2023).
- [19] D.J. Griffiths, Introduction to Electrodynamics, 3. Aufl. Prentice Hall, 1999, ISBN: 978-0138053260.
- [20] B. Lizon und J. Wu, „A Basic Guide to Bridge Measurements“, 2022. Adresse: <https://www.ti.com/lit/an/sbaa532/sbaa532.pdf?ts=1690700184355#:~:text=A%20wheatstone%20bridge%20is%20a,at%20VEXCITATION%20divided%20by%20two.> (zuletzt aufgerufen am 14.07.2023).
- [21] „Op Amp Bandwidth and Bandwidth Flatness“, 2009. Adresse: <https://www.analog.com/media/en/training-seminars/tutorials/MT-045.pdf> (zuletzt aufgerufen am 09.07.2023).
- [22] T. Ye, „Precision Full-Wave Rectifier, Dual-Supply“, 2013. Adresse: https://www.ti.com/lit/ug/tidu030/tidu030.pdf?ts=1684948084010&ref_url=https%253A%252F%252Fwww.google.com%252F (zuletzt aufgerufen am 14.07.2023).
- [23] „DSP-Based Testing – Fundamentals 50 PRBS (Pseudo Random Binary Sequence)“, 2013. Adresse: <https://www3.advantest.com/documents/11348/3e95df23-22f5-441e-8598-f1d99c2382cb> (zuletzt aufgerufen am 30.06.2023).
- [24] K. Gentile, „Precision Full-Wave Rectifier, Dual-Supply“, 1999. Adresse: <https://www.analog.com/media/en/training-seminars/design-handbooks/Technical-Tutorial-DDS/Section11.pdf> (zuletzt aufgerufen am 14.07.2023).
- [25] „LC Filter Design Tool“, 2022. Adresse: <https://rf-tools.com/lc-filter/> (zuletzt aufgerufen am 10.06.2023).

- [26] A. Kay und T. Claycomb, „Comparator with Hysteresis Reference Design“, 2014. Adresse: https://www.ti.com/lit/ug/tidu020a/tidu020a.pdf?ts=1690545696545&ref_url=https%253A%252F%252Fwww.google.com%252F (zuletzt aufgerufen am 14.07.2023).
- [27] „Lötanlagen-Typen“, Adresse: <https://reflow-furnace.com/loetanlagen> (zuletzt aufgerufen am 14.07.2023).

Anhang

Verwendete Programme

- LTspice XVII
- KiCad 7.0
- Graphics Layout Engine 4.3
- Quartus Prime 20.1
- ModelSim
- Excel
- Matlab R2023a
- Logic 2.4.7